JPS6167309A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPS6167309A JPS6167309A JP59191253A JP19125384A JPS6167309A JP S6167309 A JPS6167309 A JP S6167309A JP 59191253 A JP59191253 A JP 59191253A JP 19125384 A JP19125384 A JP 19125384A JP S6167309 A JPS6167309 A JP S6167309A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- capacitor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、差動増幅回路などにバイアス電圧を与えるバ
イアス回路に関する。
イアス回路に関する。
（ロ）従来技術
第２図は、従来の差動増幅回路の電気回路図である。ラ
インｅ３は、抵抗Ｒ７を介してＮＰＮ型のトランジスタ
Ｑ５のコレクタに、抵抗Ｒ８を介してＮＰＮ型のトラン
ジスタＱ６のコレクタにそれぞれ接続される。トランジ
スタＱ５及びＱ６のエミッタは、定電流源Ａ４を介して
接地される。
インｅ３は、抵抗Ｒ７を介してＮＰＮ型のトランジスタ
Ｑ５のコレクタに、抵抗Ｒ８を介してＮＰＮ型のトラン
ジスタＱ６のコレクタにそれぞれ接続される。トランジ
スタＱ５及びＱ６のエミッタは、定電流源Ａ４を介して
接地される。
トランジスタＱ５のベースには、抵抗Ｒ９を介してライ
ンｅ４からのバイアス電圧が与えられる。
ンｅ４からのバイアス電圧が与えられる。
また、トランジスタＱ５のベースはコンデンサＣ２を介
して接地される。トランジスタＱ６のベースには、抵抗
ＲＩＯを介してラインｅ４からのバイアス電圧が与えら
れる。
して接地される。トランジスタＱ６のベースには、抵抗
ＲＩＯを介してラインｅ４からのバイアス電圧が与えら
れる。
このような差ゼｊ増幅回路では集積化によるジャンクシ
ョンキャパシタンスのコンデンサＣ２を有し、点Ｂ２の
電位が高くなると、可変容呈夕′イオードの動作のよう
にコンデンサＣ２の容量が小さくなる。また、点Ｂ２の
電位が高い為リークか発生し、トランジスタＱ５のベー
ス電位はトランジスタＱ６のベース電位より低くなる。
ョンキャパシタンスのコンデンサＣ２を有し、点Ｂ２の
電位が高くなると、可変容呈夕′イオードの動作のよう
にコンデンサＣ２の容量が小さくなる。また、点Ｂ２の
電位が高い為リークか発生し、トランジスタＱ５のベー
ス電位はトランジスタＱ６のベース電位より低くなる。
したかって、この差動増幅回路のバイアス電圧がアンバ
ランスになり、また高周波ノイスに影響されやすく、正
常な動作が行うことができないという欠点を有していた
。
ランスになり、また高周波ノイスに影響されやすく、正
常な動作が行うことができないという欠点を有していた
。
（ハ）目的
本発明の目的は、前述の技術的課題をＩＫ’決し、バイ
アス電圧を安定化し、正常な動作を行ねゼることができ
るバイアス回路を提供することである。
アス電圧を安定化し、正常な動作を行ねゼることができ
るバイアス回路を提供することである。
（ニ）構成
本発明は、増幅動作を行う第１のトランジスタのベース
と、エミッタホロワの第２のトランジスタのエミッタと
の間に抵抗とコンデンサとの並列回路が接続されたこと
を特徴とするバイアス回路である。
と、エミッタホロワの第２のトランジスタのエミッタと
の間に抵抗とコンデンサとの並列回路が接続されたこと
を特徴とするバイアス回路である。
（ポ）実施例
第１図は、本発明の一実施例の電気回路図である。ライ
ンｅ１には電源電圧が与えられる。そのラインｅ１は、
トランジスタＱ４のコレクタに、抵抗Ｒ５を介してトラ
ンジスタＱ３のコレクタに、抵抗Ｒ４を介して第１のト
ランジスタＱ１のコレクタに、トランジスタＱ２のコレ
クタにそれぞれ接続される。トランジスタＱ４のベース
には、抵抗Ｒ３を介してラインｅ２に与えられているバ
イアス電源の電圧が与えられる。トランジスタＱ４のエ
ミッタは、抵抗Ｒ６を介してトランジスタＱ３のベース
に接続され、また定電流源Ａ３を介して接地される。ト
ランジスタＱ３のエミッタは、トランジスタＱ１のエミ
ッタに接、読され、また定電流源Ａ２を介して接地され
る。トランジスタＱ１“のベースは、１氏抗Ｒ１とコン
デンサＣ１との並列回路を介してトランジスタＱ２のエ
ミッタに接続される。トランジスタＱ２のエミッタは、
定電流源Ａｌを介して接地される。トランジスタＱ２の
ベースには、抵抗Ｒ２を介してラインｅ２ ’ｔご与え
られているバイアス電源の電圧が１−ノえられる。
ンｅ１には電源電圧が与えられる。そのラインｅ１は、
トランジスタＱ４のコレクタに、抵抗Ｒ５を介してトラ
ンジスタＱ３のコレクタに、抵抗Ｒ４を介して第１のト
ランジスタＱ１のコレクタに、トランジスタＱ２のコレ
クタにそれぞれ接続される。トランジスタＱ４のベース
には、抵抗Ｒ３を介してラインｅ２に与えられているバ
イアス電源の電圧が与えられる。トランジスタＱ４のエ
ミッタは、抵抗Ｒ６を介してトランジスタＱ３のベース
に接続され、また定電流源Ａ３を介して接地される。ト
ランジスタＱ３のエミッタは、トランジスタＱ１のエミ
ッタに接、読され、また定電流源Ａ２を介して接地され
る。トランジスタＱ１“のベースは、１氏抗Ｒ１とコン
デンサＣ１との並列回路を介してトランジスタＱ２のエ
ミッタに接続される。トランジスタＱ２のエミッタは、
定電流源Ａｌを介して接地される。トランジスタＱ２の
ベースには、抵抗Ｒ２を介してラインｅ２ ’ｔご与え
られているバイアス電源の電圧が１−ノえられる。
ここで、この回路の動作を説明する。
トランジスタＱ４のエミッタからの電流は、定１ｈ流源
八３により予め定められた一定電流で接地に流れ、また
抵抗Ｒ６を介してトランジスタＱ３のベースバイアス電
圧となる。トランジスタＱ２のエミッタからの電流は、
定電流源Ａ１により予め定められた一定電流で接地に流
れ、また抵抗Ｒ１とコンデンサＣ１との並列回路を介し
てトランジスタＱ１のベースバイアス電圧となる。トラ
ンジスタＱ１のエミッタとトランジスタＱ３のエミッタ
との接続点からの電流は、定電流源Ａ２により予め定め
た一定電流となり、接地に流れる。
八３により予め定められた一定電流で接地に流れ、また
抵抗Ｒ６を介してトランジスタＱ３のベースバイアス電
圧となる。トランジスタＱ２のエミッタからの電流は、
定電流源Ａ１により予め定められた一定電流で接地に流
れ、また抵抗Ｒ１とコンデンサＣ１との並列回路を介し
てトランジスタＱ１のベースバイアス電圧となる。トラ
ンジスタＱ１のエミッタとトランジスタＱ３のエミッタ
との接続点からの電流は、定電流源Ａ２により予め定め
た一定電流となり、接地に流れる。
まず、トランジスタＱ３のベースに与えられる入力信号
がない場合の動作を説明する。この状態のときトランジ
スタＱ１のベース電位とトランジスタＱ３のベース電位
とが同電位であるため、トランジスタＱ１のコレクタの
電位はトランジスタＱ３のコレクタの電位と同電位とな
る。すなわち、出力端Ｙ１の信号レベルは出力端Ｙ２の
信号レベルと同レベルになる。ただし、この場合抵抗Ｒ
４、Ｒ５の抵抗値は同しものであるとする。
がない場合の動作を説明する。この状態のときトランジ
スタＱ１のベース電位とトランジスタＱ３のベース電位
とが同電位であるため、トランジスタＱ１のコレクタの
電位はトランジスタＱ３のコレクタの電位と同電位とな
る。すなわち、出力端Ｙ１の信号レベルは出力端Ｙ２の
信号レベルと同レベルになる。ただし、この場合抵抗Ｒ
４、Ｒ５の抵抗値は同しものであるとする。
次にトランジスタＱ３のベースに、予め定められた前記
バイアス電位より、高いレベルを有する入力信号が与え
られると、トランジスタＱ３のコレクタ電流は以前より
多く流れるが、一方トランジスタＱ１のコレクタ電流は
定電流源Ａ２により以前より少なくなる。したがって、
トランジスタＱ１のコレクタ電位は以前より高くなり、
トランジスタＱ３のコレクタ電位は以前より低くなる。
バイアス電位より、高いレベルを有する入力信号が与え
られると、トランジスタＱ３のコレクタ電流は以前より
多く流れるが、一方トランジスタＱ１のコレクタ電流は
定電流源Ａ２により以前より少なくなる。したがって、
トランジスタＱ１のコレクタ電位は以前より高くなり、
トランジスタＱ３のコレクタ電位は以前より低くなる。
このような動作により出力端Ｙ１には点Ｂ３に与えられ
た信号と点Ｂ１に与えられた信号とのレベル差を増幅し
た信号が送出され、また出力端Ｙ２には点Ｂ１に与えら
れた信号と点Ｂ３に与えられた信号とのレベル差を増幅
した信号が送出される。
た信号と点Ｂ１に与えられた信号とのレベル差を増幅し
た信号が送出され、また出力端Ｙ２には点Ｂ１に与えら
れた信号と点Ｂ３に与えられた信号とのレベル差を増幅
した信号が送出される。
このような回路構成にすることにより、ライン０２のバ
イアス電源に高周波ノイスが混入しても、エミッタホロ
ワのトランジスタＱ２、Ｑ４が設けられているので電源
のラインＣＩに流すことかでき、差動増幅用のトランジ
スタＱ１、Ｑ３には高周波ノイスが混入しないことにな
る。また、コンデンサＣ１は集積化によるジャンクショ
ンキャパシタンスであり、可変容量コンデンサのように
印…′「’Ｍ圧が高くなると、８呈か小さくなるが抵（
）“〔［？Ｉに・重列接続される為、コンデンサＣ１の
両端電圧を小さくすることができる。
イアス電源に高周波ノイスが混入しても、エミッタホロ
ワのトランジスタＱ２、Ｑ４が設けられているので電源
のラインＣＩに流すことかでき、差動増幅用のトランジ
スタＱ１、Ｑ３には高周波ノイスが混入しないことにな
る。また、コンデンサＣ１は集積化によるジャンクショ
ンキャパシタンスであり、可変容量コンデンサのように
印…′「’Ｍ圧が高くなると、８呈か小さくなるが抵（
）“〔［？Ｉに・重列接続される為、コンデンサＣ１の
両端電圧を小さくすることができる。
これにより、コンデンサＣＩの容量を増加さけることが
でき、トランジスタＱｌのベース電’／！ｌ；−のり一
りもほとんどなくなり、コンデンサＣ１と１氏抗Ｒ１と
の並列回路のインピータンスか低くなる。
でき、トランジスタＱｌのベース電’／！ｌ；−のり一
りもほとんどなくなり、コンデンサＣ１と１氏抗Ｒ１と
の並列回路のインピータンスか低くなる。
したがってトランジスタＱ２のエミッタを介して混入し
てきた高周波ノイスはラインρｌに流すことができるの
で点Ｂ１の電位か低くなることかなくなり予め定めた一
定電位を保持することができる。
てきた高周波ノイスはラインρｌに流すことができるの
で点Ｂ１の電位か低くなることかなくなり予め定めた一
定電位を保持することができる。
面、本件実施例では差動増幅回路のバイアス電圧を与え
るのに用いたが、その他バイアス電圧を必要とする回路
に用いても良い。
るのに用いたが、その他バイアス電圧を必要とする回路
に用いても良い。
（へ）効果
本発明によれば、増幅動作を行う第１のトランジスタの
ベースバイアスをエミッタホロワの第２のトランジスタ
で与えている為、高周波ノイズを電源ラインに逃がすこ
とができる。また、第１のトランジスタのベースと、第
２のトランジスタのエミッタ間に接続された抵抗とコン
デンサとの並列回路により、第１のトランジスタのベー
ス電流のリークもほとんどなくなり、高周波ノイズも電
源ラインに逃がすことができる。したがって、本発明に
より、安定したバイアス電圧を作成することが出来、回
路の動作が安定して信頼性が向上する。
ベースバイアスをエミッタホロワの第２のトランジスタ
で与えている為、高周波ノイズを電源ラインに逃がすこ
とができる。また、第１のトランジスタのベースと、第
２のトランジスタのエミッタ間に接続された抵抗とコン
デンサとの並列回路により、第１のトランジスタのベー
ス電流のリークもほとんどなくなり、高周波ノイズも電
源ラインに逃がすことができる。したがって、本発明に
より、安定したバイアス電圧を作成することが出来、回
路の動作が安定して信頼性が向上する。
第１図は本発明の一実施例の電気回路図、第２図はｉｊ
ｔ末からのバイアス回路を含む差動増幅回路の電気回路
図゛Ｃある。 Ｑｌ・・・第１のトランジスタ、Ｃ２・・・第２のトラ
ンジスタ、Ｃ１・・・二１ンデンサ、Ｒ１・・・抵抗。
ｔ末からのバイアス回路を含む差動増幅回路の電気回路
図゛Ｃある。 Ｑｌ・・・第１のトランジスタ、Ｃ２・・・第２のトラ
ンジスタ、Ｃ１・・・二１ンデンサ、Ｒ１・・・抵抗。
Claims (1)
- （１）増幅動作を行う第１のトランジスタのベースと、
エミッタホロワの第２のトランジスタのエミッタとの間
に抵抗とコンデンサとの並列回路が接続されたことを特
徴とするバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191253A JPS6167309A (ja) | 1984-09-11 | 1984-09-11 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191253A JPS6167309A (ja) | 1984-09-11 | 1984-09-11 | バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167309A true JPS6167309A (ja) | 1986-04-07 |
Family
ID=16271455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59191253A Pending JPS6167309A (ja) | 1984-09-11 | 1984-09-11 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167309A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218150A (en) * | 1975-08-01 | 1977-02-10 | Yokogawa Hokushin Electric Corp | Dc amplifier |
| JPS5218151A (en) * | 1975-08-01 | 1977-02-10 | Yokogawa Hokushin Electric Corp | Dc amplifier |
| JPS5539432A (en) * | 1978-09-13 | 1980-03-19 | Toshiba Corp | Differential amplifier circuit |
-
1984
- 1984-09-11 JP JP59191253A patent/JPS6167309A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218150A (en) * | 1975-08-01 | 1977-02-10 | Yokogawa Hokushin Electric Corp | Dc amplifier |
| JPS5218151A (en) * | 1975-08-01 | 1977-02-10 | Yokogawa Hokushin Electric Corp | Dc amplifier |
| JPS5539432A (en) * | 1978-09-13 | 1980-03-19 | Toshiba Corp | Differential amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914704A (en) | Feedback amplifier | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPH0365715A (ja) | 定電流回路 | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH02889B2 (ja) | ||
| JPS6167309A (ja) | バイアス回路 | |
| JPS6228087Y2 (ja) | ||
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| US3460049A (en) | Single ended and differential stabilized amplifier | |
| JPH0362042B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0145766B2 (ja) | ||
| JPH0526363B2 (ja) | ||
| KR930006077Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
| JPS5914817Y2 (ja) | 安定化電源回路 | |
| JP2735245B2 (ja) | 発振回路 | |
| KR930006078Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
| JPH0210677Y2 (ja) | ||
| JP2619056B2 (ja) | 広帯域増幅回路 | |
| JPH0151207B2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JP3283981B2 (ja) | 差動増幅器 | |
| JPS6259926B2 (ja) | ||
| JPH01305609A (ja) | 出力回路 | |
| JP2600648B2 (ja) | 差動増幅回路 |