KR930006078Y1 - 히스테리시스 특성을 갖는 전압비교회로 - Google Patents

히스테리시스 특성을 갖는 전압비교회로 Download PDF

Info

Publication number
KR930006078Y1
KR930006078Y1 KR2019910000382U KR910000382U KR930006078Y1 KR 930006078 Y1 KR930006078 Y1 KR 930006078Y1 KR 2019910000382 U KR2019910000382 U KR 2019910000382U KR 910000382 U KR910000382 U KR 910000382U KR 930006078 Y1 KR930006078 Y1 KR 930006078Y1
Authority
KR
South Korea
Prior art keywords
transistor
base
collector
voltage
transistors
Prior art date
Application number
KR2019910000382U
Other languages
English (en)
Other versions
KR920015868U (ko
Inventor
김학봉
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910000382U priority Critical patent/KR930006078Y1/ko
Publication of KR920015868U publication Critical patent/KR920015868U/ko
Application granted granted Critical
Publication of KR930006078Y1 publication Critical patent/KR930006078Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

내용 없음.

Description

히스테리시스 특성을 갖는 전압비교회로
제1도는 종래의 히시테리시스 특성을 갖는 비교회로도.
제2도는 히스테리시스 특성을 갖는 전압비교회로가 집적화될 경우 생성되는 기생트랜지스터를 보인 단면도.
제3도는 히스테리시스 특성을 갖는 전압비교회로의 출력 파형도.
제4도는 본 고안의 히스테리시스 특성을 갖는 전압비교회로도.
* 도면의 주요부분에 대한 부호의 설명
Q1-Q12 : 트랜지스터 QI: 기생트랜지스터
R1-R5 : 저항 RL: 부하저항
본 고안은 히스테리시스 특성을 갖는 전압비교기에 관한 것으로, 특히, 집적회로로 구성시 입력전압의 변동에 관계없이 기준전압을 정확하게 유지하여 정밀비교기능을 실현할 수 있도록 한 히스테리시스 특성을 갖는 전압 비교회로에 관한 것이다.
제1도는 종래의 히스테리시스 특성을 갖는 전압 비교회도로서 이에 도시한 바와같이, 전류미러를 구성하는 트랜지스터(Q1-Q4), 차동결합 트랜지스터(Q5, Q6), 상기 트랜지스터(Q6)의 기준레벨을 설정하는 저항(R1, R2), 상기 트랜지스터(Q6)의 또다른 기준레벨을 설정하는 저항 및 트랜지스터(R3, Q7), 부하저항(RL)으로 구성된 것으로 여기서 미설명된 트랜지스터(Q1)는 제2도에 도시한 바와같이 집적회로 구성시 발생되는 기생트랜지스터이며, 이와같이 구성된 종래 회로의 작용을 히스테리시스 특성을 갖는 전압비교회로의 출력파형도를 보인 제3도를 참조하여 설명하면 다음과 같다.
입력전압(Vi)이 제1기준전압(VRH)보다 낮으면, 이때 트랜지스터(Q6)의 베이스에의 제1기준전압 공급되어 트랜지스터(Q5)가 오프되는 반면, 그 트랜지스터(Q6)가 온됨에 따라 전류미러를 구성하는 트랜지스터(Q1-Q4)가 오프되고, 이로인하여 출력전압(Vo)은 저전위가 된다.
한편, 상기 입력전압(Vi)이 증가되어 상기 제1기준전압(VRH)보다 높아지는 순간 상기 차동증폭 트랜지스터(Q6)가 오프되는 반면, 트랜지스터(Q5)가 온됨에 따라 전류미러를 구성하는 트랜지스터(Q1-Q4)가 순바이어스되어 그들이 모두 온된다.
이로인하여 상기 트랜지스터(Q3)를 통해 트랜지스터(Q7)의 베이스에 전류가 공급되므로 그 트랜지스터(Q7)가 온되고, 이에따라 상기 트랜지스터(Q6)의 베이스에 제2기준전압(VRL)이 공급되는데, 여기서, 상기 트랜지스터(Q7)의 포화전압을 무시하면 그 제2기준전압가 되며, 저항값을 R3〈R2로 설정하면 VRL〈VRH가 된다.
결국, 입력전압(Vin)이 상승되어 일단 제1기준전압(VRH)보다 낮은 제2기준전압(VRL)이하로 하강되지 않는한 출력전압(Vo)은 계속 고전위로 출력되는 히스테리시스 특정을 갖게된다.
이와같이 입력전압(Vi)의 레벨에 따라 차동증폭기를 구성하는 트랜지스터(Q5,Q6)가 온, 오프의 스위칭 동작을 수행함에 있어서, 그 입력전압(Vi)의 레벨이 제1기준전압(VRH)보다 낮을때 상기 트랜지스터(Q6)가 온상태에 있게되는데, 그가 높은 임피던스를 갖는 PNP형 트랜지스터(Q2)의 콜렉터에 접속되어 있어 그의 콜렉터에 적은량의 잔류가 공급되는 반면, 베이스에는 많은량의 전류가 공급되어 그 트랜지스터(Q6)가 깊게 포화되며, 접적회로로 구성시 제2도에서와 같이 필연적으로 생성되는 기생 트랜지스터(Q1)에 의해 그 베이스 전류는 더욱 증가하게 된다.
이로인하여 상기 트랜지스터(Q6)의 베이스전류 루프가 되는 저항(R1)을 통해 전압드롭이 발생되므로 상기 제1기준전압(VRH)이 하강되는데, 그 제1기준전압(VRH)이 하강되는 정도는 상기 트랜지스터(Q6)의 온상태정도에 따라 변환된다. 다시 말하면, 상기 트랜지스터(Q5)의 베이스에 공급되는 입력전압(Vi)의 레벨에 따라 제1기준전압(VRH) 레벨이 변화하게 된다.
이와같이 종래의 회로에 있어서는 입력전압 레벨의 변화에 따라 기준전압 레벨이 흔들려(미소한 변동) 정확하게 비교할 수 없게되는 결함이 있었다.
본 고안은 이와같은 결함을 해결하기 위하여 입력전압의 변화에 관계없이 일정한 기준전압을 제공할 수 있는 비교회로를 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.
제4도는 본 고안의 히스테리시스 특성을 갖는 전압비교회로도로서 이에 도시한 바와같이, 베이스라인을 공유하는 전류미러용 트랜지스터(Q1-Q4)의 에미터가 전원단자(Vcc)에 공통 접속되고, 입력전압(Vi)을 차동증폭하는 트랜지스터(Q5), (Q6)의 콜렉터가 상기 트랜지스터(Q1),(Q2)의 콜렉터에 각기 접속되며, 상기 트랜지스터(Q3)의 콜렉터가 저항(R4) 및 트랜지스터(Q7)의 베이스에 접속되고, 저항(R1), (R2)의 접속점이 상기 트랜지스터(Q6)의 베이스에 접속됨과 아울러 그 접속점이 저항(R3) 및 상기 트랜지스터(Q7)를 통해서는 접지단자에 접속되며, 상기 트랜지스터(Q4)의 콜렉터 및 저항(RL)의 접속점이 출력단자(Vo)에 접속되어 구성된 전압비교회로에 있어서, 트랜지스터(Q8), (Q9)의 콜렉터를 전원단자(Vcc)에 공통접속함과 아울러 그들의 베이스를 공통접속하고, 상기 트랜지스터(Q8)의 콜렉터를 상기 트랜지스터(Q6)의 콜렉터 및 베이스에 공통접속하며, 상기 트랜지스터(Q6)가 베이스를 상기 트랜지스터(Q10)를 통해 트랜지스터(Q11), (Q12)의 베이스에 공통 접속하여 이 접속점을 그 트랜지스터(Q11)를 통해 접지시키고, 상기 트랜지스터(Q9)의 베이스를 그 트랜지스터(Q9)의 콜렉터에 접속한후, 그 접속점을 상기 트랜지스터(Q12)를 통해 접지시켜 구성한 것으로 이와같이 구성된 본 고안의 작용 및 효과를 제2도를 참조하여 상세히 설명하면 다음과 같다.
입력전압(Vi)의 레벨이 제1기준전압(VRH)의 레벨보다 낮으며, 트랜지스터(Q5)가 오프되는 반면 트랜지스터(Q6)가 온되며, 이때 트랜지스터(Q6)의 베이스전위가 콜렉터전위 보다 높아 깊게 포화되지만, 이때 트랜지스터(Q10)의 에미터, 콜렉터는 상기 트랜지스터(Q6)의 베이스, 콜렉터로부터 전압을 공급받아 순방향으로 순바이어스되어 그가 온된다.
이에따라 상기 트랜지스터(Q6)의 베이스에 공급되는 전류가 상기 트랜지스터(Q10)를 통해 전류미러 트랜지스터(Q11, Q12)의 베이스에 공급되어 그들이 온되고, 이로인하여 전류미러 트랜지스터(Q8, Q9)를 통해 연결된 궤환루프를 통하여 상기 트랜지스터(Q6)의 콜렉터에 전류가 공급된다.
이와같이 형성되는 궤환류프 및 뮤팅경로를 통해 상기 트랜지스터(Q6)의 콜렉터전류가 보상되는 동시에 그의 베이스 전류가 감소되어 제2도에 도시한 바와같이 기생트랜지스터(Q1)가 온되지 못한다.
따라서 기준 드레쉬 홀드전압을 결정하는 저항(R1)의 전류 변동이 안정화되어 외부입력에 따라 상기 트랜지스터(Q6)의 베이스에 공급되는 기준전압의 레벨이 변동되지 않고, 이로 인하여 정밀하고 안정되게 입력전압(Vi)을 비교할 수 있게 된다.
이상에서 상세히 설명한 바와같이 본 고안은 입력전압을 차등증폭하는 트랜지스터가 깊게 포화되지 않게 함으로써 그 트랜지스터의 비교기준전압을 정확하게 설정할 수 있게 되고, 이로인하여 정밀한 히스테리시스 특성을 갖는 전압 비교회로를 실현할 수 있게되며, 더욱이 집적회로 구성시 기생효과를 방지할 수 있는 이점이 있다.

Claims (1)

  1. 전류미러 트랜지스터(Q1-Q4)의 에미터가 전원단자(Vcc)에 공통접속되고, 입력전압(Vi), 저항(R1), (R2)의 접속점이 차동 증폭하는 트랜지스터(Q5),(Q6)의 베이스에 각기 접속되며, 상기 트랜지스터(Q4)의 콜렉터 및 부하저항(RL)의 접속점이 출력단자(Vo)에 접속되어 구성된 전압비교회로에 있어서, 트랜지스터(Q8),(Q9)의 에미터를 전원단자(Vcc)에 접속함과 아울러 그들의 베이스를 공통접속한후, 그 트랜지스터(Q8)의 콜렉터를 상기 트랜지스터(Q6)의 콜렉터 및 트랜지스터(Q10)의 베이스에 접속하고, 상기 트랜지스터(Q6)의 베이스를 상기 트랜지스터(Q10)를 통해 트랜지스터(Q11)의 콜렉터 및 트랜지스터(Q12)의 베이스에 공통접속하며, 상기 트랜지스터(Q9)의 콜렉터 및 베이스를 상기 트랜지스터(Q12)의 콜렉터에 접속하여 구성된 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
KR2019910000382U 1991-01-12 1991-01-12 히스테리시스 특성을 갖는 전압비교회로 KR930006078Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910000382U KR930006078Y1 (ko) 1991-01-12 1991-01-12 히스테리시스 특성을 갖는 전압비교회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910000382U KR930006078Y1 (ko) 1991-01-12 1991-01-12 히스테리시스 특성을 갖는 전압비교회로

Publications (2)

Publication Number Publication Date
KR920015868U KR920015868U (ko) 1992-08-17
KR930006078Y1 true KR930006078Y1 (ko) 1993-09-13

Family

ID=19309681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910000382U KR930006078Y1 (ko) 1991-01-12 1991-01-12 히스테리시스 특성을 갖는 전압비교회로

Country Status (1)

Country Link
KR (1) KR930006078Y1 (ko)

Also Published As

Publication number Publication date
KR920015868U (ko) 1992-08-17

Similar Documents

Publication Publication Date Title
US4479094A (en) Differential amplifier
US3914704A (en) Feedback amplifier
KR900005552B1 (ko) 전류미러회로
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
US5140181A (en) Reference voltage source circuit for a Darlington circuit
EP0299723B1 (en) Current mirror circuit
KR930006078Y1 (ko) 히스테리시스 특성을 갖는 전압비교회로
US4506176A (en) Comparator circuit
JP2751747B2 (ja) カレントミラー回路
JPH09105763A (ja) コンパレータ回路
KR930006077Y1 (ko) 히스테리시스 특성을 갖는 전압비교회로
US3491306A (en) Dc coupled amplifier with automatic gain control
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
JPH05102755A (ja) 差動増幅器
JPH0362042B2 (ko)
KR930007795B1 (ko) 저전압동작형 증폭회로
JP2623954B2 (ja) 利得可変増幅器
JP3107590B2 (ja) 電流極性変換回路
JP2930024B2 (ja) 電圧比較回路
US3470486A (en) Differential amplifier single ending circuit
EP0508711A1 (en) Transistor direct-coupled amplifier
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JPH0379123A (ja) 定電流源回路
KR940001478Y1 (ko) 연산 증폭기
KR950008954B1 (ko) 히스테리시스 특성을 갖는 비교회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee