JP2619056B2 - 広帯域増幅回路 - Google Patents
広帯域増幅回路Info
- Publication number
- JP2619056B2 JP2619056B2 JP1127091A JP12709189A JP2619056B2 JP 2619056 B2 JP2619056 B2 JP 2619056B2 JP 1127091 A JP1127091 A JP 1127091A JP 12709189 A JP12709189 A JP 12709189A JP 2619056 B2 JP2619056 B2 JP 2619056B2
- Authority
- JP
- Japan
- Prior art keywords
- npn transistor
- resistor
- base
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、LDやCDVの再生装置等における高周波増
幅回路として利用できる広帯域増幅回路に関するもので
ある。
幅回路として利用できる広帯域増幅回路に関するもので
ある。
第２図に従来の広帯域増幅回路の回路の一例を示す。
この広帯域増幅回路は、NPNトランジスタTr11のベース
に入力端子11を接続するとともに抵抗R11の一端を接続
し、NPNトランジスタTr11のエミッタを接地し、NPNトラ
ンジスタTr11のコレクタをNPNトランジスタTr12のエミ
ッタに接続し、NPNトランジスタTr12のベースを基準電
圧V11を発生する第１の基準電圧源に接続し、NPNトラン
ジスタTr12のコレクタを抵抗R12を通じて電源電圧Vcc2
を発生する電源に接続するとともに、NPNトランジスタT
r13のベースに接続し、NPNトランジスタTr13のコレクタ
を上記電源電圧Vcc2の電源に接続し、NPNトランジスタT
r13のエミッタと接地間に抵抗R13,R14を直列接続し、か
つNPNトランジスタTr13のエミッタをNPNトランジスタTr
14のベースに接続し、抵抗R13,R14の接続点に抵抗R11の
他端を接続し、以上の回路でカスケードアンプを構成す
る。
この広帯域増幅回路は、NPNトランジスタTr11のベース
に入力端子11を接続するとともに抵抗R11の一端を接続
し、NPNトランジスタTr11のエミッタを接地し、NPNトラ
ンジスタTr11のコレクタをNPNトランジスタTr12のエミ
ッタに接続し、NPNトランジスタTr12のベースを基準電
圧V11を発生する第１の基準電圧源に接続し、NPNトラン
ジスタTr12のコレクタを抵抗R12を通じて電源電圧Vcc2
を発生する電源に接続するとともに、NPNトランジスタT
r13のベースに接続し、NPNトランジスタTr13のコレクタ
を上記電源電圧Vcc2の電源に接続し、NPNトランジスタT
r13のエミッタと接地間に抵抗R13,R14を直列接続し、か
つNPNトランジスタTr13のエミッタをNPNトランジスタTr
14のベースに接続し、抵抗R13,R14の接続点に抵抗R11の
他端を接続し、以上の回路でカスケードアンプを構成す
る。
また、NPNトランジスタTr14,Tr15のコレクタを電源電
圧Vcc2の電源に接続し、NPNトランジスタTr14のエミッ
タを抵抗R15を通じて接地するとともに、NPNトランジス
タTr15のベースに接続し、NPNトランジスタTr15のエミ
ッタを抵抗R18を通じて接地するとともに、NPNトランジ
スタTr16のベースに接続し、以上の回路でエミッタフォ
ロワ回路を構成する。
圧Vcc2の電源に接続し、NPNトランジスタTr14のエミッ
タを抵抗R15を通じて接地するとともに、NPNトランジス
タTr15のベースに接続し、NPNトランジスタTr15のエミ
ッタを抵抗R18を通じて接地するとともに、NPNトランジ
スタTr16のベースに接続し、以上の回路でエミッタフォ
ロワ回路を構成する。
さらに、NPNトランジスタTr16のエミッタを抵抗R16を
通じて接地し、NPNトランジスタTr16のコレクタをNPNト
ランジスタTr18のエミッタに接続し、NPNトランジスタT
r18のベースを基準電圧V12を発生する第２の基準電圧源
に接続し、NPNトランジスタTr18のコレクタを抵抗R17を
通じて電源電圧Vcc2の電源に接続し、NPNトランジスタT
r18のコレクタに出力端子12を接続している。
通じて接地し、NPNトランジスタTr16のコレクタをNPNト
ランジスタTr18のエミッタに接続し、NPNトランジスタT
r18のベースを基準電圧V12を発生する第２の基準電圧源
に接続し、NPNトランジスタTr18のコレクタを抵抗R17を
通じて電源電圧Vcc2の電源に接続し、NPNトランジスタT
r18のコレクタに出力端子12を接続している。
ところが、このような従来の広帯域増幅回路では、NP
NトランジスタTr16のエミッタが抵抗R16を通じて接地さ
れていて、抵抗R16で電圧降下が生じるため、NPNトラン
ジスタTr18のベースに加える基準電圧V12を抵抗R16の電
圧降下の分以上高めに設定しなければならず、電源電圧
Vcc2と基準電圧V12との差電圧で決まる出力信号のダイ
ナミックレンジを広くとることが困難であった。
NトランジスタTr16のエミッタが抵抗R16を通じて接地さ
れていて、抵抗R16で電圧降下が生じるため、NPNトラン
ジスタTr18のベースに加える基準電圧V12を抵抗R16の電
圧降下の分以上高めに設定しなければならず、電源電圧
Vcc2と基準電圧V12との差電圧で決まる出力信号のダイ
ナミックレンジを広くとることが困難であった。
したがって、この発明の目的は、出力信号のダイナミ
ックレンジを広くとることができる広帯域増幅回路を提
供することである。
ックレンジを広くとることができる広帯域増幅回路を提
供することである。
この発明の広帯域増幅回路は、第１のNPNトランジス
タのベースに入力端子を接続するとともに第１の抵抗の
一端を接続し、第１のNPNトランジスタのエミッタを接
地し、第１のNPNトランジスタのコレクタを第２のNPNト
ランジスタのエミッタに接続し、第２のNPNトランジス
タのベースを第１の基準電圧源に接続し、第２のNPNト
ランジスタのコレクタを第２の抵抗を通じて電源に接続
するとともに第３のNPNトランジスタのベースに接続
し、第３のNPNトランジスタのコレクタを電源に接続
し、第３のNPNトランジスタのエミッタを第３の抵抗の
一端と第４のNPNトランジスタのベースとに接続し、第
３の抵抗の他端を第１の抵抗の他端および第４の抵抗の
一端に接続し、第４の抵抗の他端を接地し、以上の回路
でカスケードアンプを構成している。
タのベースに入力端子を接続するとともに第１の抵抗の
一端を接続し、第１のNPNトランジスタのエミッタを接
地し、第１のNPNトランジスタのコレクタを第２のNPNト
ランジスタのエミッタに接続し、第２のNPNトランジス
タのベースを第１の基準電圧源に接続し、第２のNPNト
ランジスタのコレクタを第２の抵抗を通じて電源に接続
するとともに第３のNPNトランジスタのベースに接続
し、第３のNPNトランジスタのコレクタを電源に接続
し、第３のNPNトランジスタのエミッタを第３の抵抗の
一端と第４のNPNトランジスタのベースとに接続し、第
３の抵抗の他端を第１の抵抗の他端および第４の抵抗の
一端に接続し、第４の抵抗の他端を接地し、以上の回路
でカスケードアンプを構成している。
また、第４のNPNトランジスタおよび第５のNPNトラン
ジスタの各コレクタを電源に接続し、第４のNPNトラン
ジスタのエミッタを第５の抵抗の一端と第５のNPNトラ
ンジスタのベースとに接続し、第５の抵抗の他端を接地
し、以上の回路でエミッタフォロワ回路を構成してい
る。
ジスタの各コレクタを電源に接続し、第４のNPNトラン
ジスタのエミッタを第５の抵抗の一端と第５のNPNトラ
ンジスタのベースとに接続し、第５の抵抗の他端を接地
し、以上の回路でエミッタフォロワ回路を構成してい
る。
さらに、第５のNPNトランジスタのエミッタを第６の
抵抗を介して第６のNPNトランジスタのコレクタおよび
ベースと第７のNPNトランジスタのベースとに接続し、
第６および第７のNPNトランジスタの各エミッタを接地
し、以上の回路でカレントミラー回路を構成している。
抵抗を介して第６のNPNトランジスタのコレクタおよび
ベースと第７のNPNトランジスタのベースとに接続し、
第６および第７のNPNトランジスタの各エミッタを接地
し、以上の回路でカレントミラー回路を構成している。
また、第７のNPNトランジスタのコレクタを第８のNPN
トランジスタのエミッタに接続し、第８のNPNトランジ
スタのベースを第２の基準電圧源に接続し、第８のNPN
トランジスタのコレクタを第７の抵抗を通じて電源に接
続し、第８のNPNトランジスタのコレクタに出力端子を
接続している。
トランジスタのエミッタに接続し、第８のNPNトランジ
スタのベースを第２の基準電圧源に接続し、第８のNPN
トランジスタのコレクタを第７の抵抗を通じて電源に接
続し、第８のNPNトランジスタのコレクタに出力端子を
接続している。
この発明の構成によれば、第７のNPNトランジスタの
エミッタが接地されているため、第８のNPNトランジス
タのベースの電位、すなわち第２の基準電圧源の電位を
低く設定できるため、出力信号のダイナミックレンジを
広くとることができる。
エミッタが接地されているため、第８のNPNトランジス
タのベースの電位、すなわち第２の基準電圧源の電位を
低く設定できるため、出力信号のダイナミックレンジを
広くとることができる。
以下、この発明の実施例を図面を参照しながら説明す
る。
る。
第１図にこの発明の一実施例の広帯域増幅回路の回路
図を示す。この広帯域増幅回路は、NPNトランジスタTr1
のエミッタを接地し、NPNトランジスタTr1のベースに入
力端子１を接続するとともに抵抗R1の一端を接続し、NP
NトランジスタTr1のコレクタをNPNトランジスタTr2のエ
ミッタに接続し、NPNトランジスタTr2のベースを基準電
圧V1を発生する第１の基準電圧源に接続し、NPNトラン
ジスタTr2のコレクタを抵抗R2を通じて電源電圧Vcc1の
電源に接続するとともに、NPNトランジスタTr3のベース
に接続し、NPNトランジスタTr3のコレクタを電源電圧Vc
c1の電源に接続し、NPNトランジスタTr3のエミッタを抵
抗R3の一端とNPNトランジスタTr4のベースとに接続し、
抵抗R3の他端を抵抗R1の他端と抵抗R4の一端とに接続
し、抵抗R4の他端を接地し、以上の回路でカスケードア
ンプを構成している。
図を示す。この広帯域増幅回路は、NPNトランジスタTr1
のエミッタを接地し、NPNトランジスタTr1のベースに入
力端子１を接続するとともに抵抗R1の一端を接続し、NP
NトランジスタTr1のコレクタをNPNトランジスタTr2のエ
ミッタに接続し、NPNトランジスタTr2のベースを基準電
圧V1を発生する第１の基準電圧源に接続し、NPNトラン
ジスタTr2のコレクタを抵抗R2を通じて電源電圧Vcc1の
電源に接続するとともに、NPNトランジスタTr3のベース
に接続し、NPNトランジスタTr3のコレクタを電源電圧Vc
c1の電源に接続し、NPNトランジスタTr3のエミッタを抵
抗R3の一端とNPNトランジスタTr4のベースとに接続し、
抵抗R3の他端を抵抗R1の他端と抵抗R4の一端とに接続
し、抵抗R4の他端を接地し、以上の回路でカスケードア
ンプを構成している。
また、NPNトランジスタTr4,Tr5の各コレクタを電源電
圧Vcc1の電源に接続し、NPNトランジスタTr4のエミッタ
を抵抗R5を通じて接地するとともに、NPNトランジスタT
r5のベースに接続し、以上の回路でエミッタフォロワ回
路を構成している。
圧Vcc1の電源に接続し、NPNトランジスタTr4のエミッタ
を抵抗R5を通じて接地するとともに、NPNトランジスタT
r5のベースに接続し、以上の回路でエミッタフォロワ回
路を構成している。
さらに、NPNトランジスタTr5のエミッタを抵抗R6を介
してNPNトランジスタTr6のコレクタおよびベースとNPN
トランジスタTr7のベースとに接続し、NPNトランジスタ
Tr6のエミッタとNPNトランジスタTr7のエミッタとを接
地し、以上の回路でカレントミラー回路を構成してい
る。
してNPNトランジスタTr6のコレクタおよびベースとNPN
トランジスタTr7のベースとに接続し、NPNトランジスタ
Tr6のエミッタとNPNトランジスタTr7のエミッタとを接
地し、以上の回路でカレントミラー回路を構成してい
る。
また、NPNトランジスタTr7のコレクタをNPNトランジ
スタTr8のエミッタに接続し、NPNトランジスタTr8のベ
ースを基準電圧V2を発生する第２の基準電圧源に接続
し、NPNトランジスタTr8のコレクタを抵抗R7を通じて電
源電圧Vcc1を発生する電源に接続し、NPNトランジスタT
r8のコレクタに出力端子２を接続している。
スタTr8のエミッタに接続し、NPNトランジスタTr8のベ
ースを基準電圧V2を発生する第２の基準電圧源に接続
し、NPNトランジスタTr8のコレクタを抵抗R7を通じて電
源電圧Vcc1を発生する電源に接続し、NPNトランジスタT
r8のコレクタに出力端子２を接続している。
以上の構成により、入力端子１に加えられた入力電流
を、抵抗R1,R3,R4を使って電流−電圧変換し、NPNトラ
ンジスタTr3のエミッタに伝える。その電圧をさらに抵
抗R6,R7を使って増幅するが、NPNトランジスタTr7のベ
ースの電位がほぼ0.7〔Ｖ〕に固定されているため、第
２の基準電圧源の基準電圧V2を約1.4〔Ｖ〕まで下げる
ことができる。その結果、出力電圧の振幅を最大 （電源電圧Vcc1−1.4）/2 までとることができ、電源電圧Vcc1と基準電圧V2との差
電圧で出力信号のダイナミックレンジが決まるので、電
源電圧Vcc1が低くても広いダイナミックレンジをとるこ
とができる広帯域増幅回路を実現することができる。
を、抵抗R1,R3,R4を使って電流−電圧変換し、NPNトラ
ンジスタTr3のエミッタに伝える。その電圧をさらに抵
抗R6,R7を使って増幅するが、NPNトランジスタTr7のベ
ースの電位がほぼ0.7〔Ｖ〕に固定されているため、第
２の基準電圧源の基準電圧V2を約1.4〔Ｖ〕まで下げる
ことができる。その結果、出力電圧の振幅を最大 （電源電圧Vcc1−1.4）/2 までとることができ、電源電圧Vcc1と基準電圧V2との差
電圧で出力信号のダイナミックレンジが決まるので、電
源電圧Vcc1が低くても広いダイナミックレンジをとるこ
とができる広帯域増幅回路を実現することができる。
この発明の広帯域増幅回路によれば、第６のNPNトラ
ンジスタと第７のNPNトランジスタとがカレントミラー
回路を構成しているので、第８のNPNトランジスタのベ
ース電位を低く設定することができ、低い電源電圧で出
力のダイナミックレンジを広くとることができる。
ンジスタと第７のNPNトランジスタとがカレントミラー
回路を構成しているので、第８のNPNトランジスタのベ
ース電位を低く設定することができ、低い電源電圧で出
力のダイナミックレンジを広くとることができる。
第１図はこの発明の一実施例の広帯域増幅回路の構成を
示す回路図、第２図は従来の広帯域増幅回路の一例の構
成を示す回路図である。 Tr1〜Tr8……NPNトランジスタ、R1〜R7……抵抗
示す回路図、第２図は従来の広帯域増幅回路の一例の構
成を示す回路図である。 Tr1〜Tr8……NPNトランジスタ、R1〜R7……抵抗
Claims (1)
- 【請求項１】第１のNPNトランジスタのベースに入力端
子を接続するとともに第１の抵抗の一端を接続し、前記
第１のNPNトランジスタのエミッタを接地し、前記第１
のNPNトランジスタのコレクタを第２のNPNトランジスタ
のエミッタに接続し、前記第２のNPNトランジスタのベ
ースを第１の基準電圧源に接続し、前記第２のNPNトラ
ンジスタのコレクタを第２の抵抗を通じて電源に接続す
るとともに第３のNPNトランジスタのベースに接続し、
前記第３のNPNトランジスタのコレクタを前記電源に接
続し、前記第３のNPNトランジスタのエミッタを第３の
抵抗の一端と第４のNPNトランジスタのベースとに接続
し、前記第３の抵抗の他端を前記第１の抵抗の他端およ
び第４の抵抗の一端に接続し、前記第４の抵抗の他端を
接地し、前記第４のNPNトランジスタおよび第５のNPNト
ランジスタの各コレクタを前記電源に接続し、前記第４
のNPNトランジスタのエミッタを第５の抵抗の一端と第
５のNPNトランジスタのベースとに接続し、前記第５の
抵抗の他端を接地し、前記第５のNPNトランジスタのエ
ミッタを第６の抵抗を介して第６のNPNトランジスタの
コレクタおよびベースと第７のNPNトランジスタのベー
スとに接続し、前記第６および第７のNPNトランジスタ
の各エミッタを接地し、前記第７のNPNトランジスタの
コレクタを第８のNPNトランジスタのエミッタに接続
し、前記第８のNPNトランジスタのベースを第２の基準
電圧源に接続し、前記第８のNPNトランジスタのコレク
タを第７の抵抗を通じて前記電源に接続し、前記第８の
NPNトランジスタのコレクタに出力端子を接続した広帯
域増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127091A JP2619056B2 (ja) | 1989-05-19 | 1989-05-19 | 広帯域増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127091A JP2619056B2 (ja) | 1989-05-19 | 1989-05-19 | 広帯域増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02305204A JPH02305204A (ja) | 1990-12-18 |
| JP2619056B2 true JP2619056B2 (ja) | 1997-06-11 |
Family
ID=14951360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127091A Expired - Lifetime JP2619056B2 (ja) | 1989-05-19 | 1989-05-19 | 広帯域増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619056B2 (ja) |
-
1989
- 1989-05-19 JP JP1127091A patent/JP2619056B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02305204A (ja) | 1990-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797629A (en) | Wide range operational amplifier input stage | |
| US4839609A (en) | Differential amplifier | |
| JPS59186407A (ja) | 帰還増幅器 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| JPH0446009B2 (ja) | ||
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| JP2619056B2 (ja) | 広帯域増幅回路 | |
| JPS6228087Y2 (ja) | ||
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH0226815B2 (ja) | ||
| JP2908149B2 (ja) | 演算増幅器 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JP2505236B2 (ja) | 増幅回路 | |
| JPH0532872Y2 (ja) | ||
| JP2821606B2 (ja) | バッファ回路 | |
| JPH07170134A (ja) | 増幅器回路 | |
| JPS6259926B2 (ja) | ||
| JPH0342741Y2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPH0410763B2 (ja) | ||
| JPH0695609B2 (ja) | 広帯域直流増幅器 | |
| JPH0666605B2 (ja) | トランスインピーダンス回路 | |
| JPH0151211B2 (ja) | ||
| JPS61230505A (ja) | 広帯域増幅回路 | |
| JPS60119110A (ja) | オペアンプ回路 |