JPS6151952A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6151952A JPS6151952A JP17331184A JP17331184A JPS6151952A JP S6151952 A JPS6151952 A JP S6151952A JP 17331184 A JP17331184 A JP 17331184A JP 17331184 A JP17331184 A JP 17331184A JP S6151952 A JPS6151952 A JP S6151952A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- solder
- electrode
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は半導体装置、特に高密度実装を要求される半導
体装置のリードに適用して存効な技術に関するものであ
る。
体装置のリードに適用して存効な技術に関するものであ
る。
［背景技術］
近年のコンピュータ等の小型電子機器の背反にともない
、安価で、かつ高密度実装可能な半導体装置の供給が望
まれている。
、安価で、かつ高密度実装可能な半導体装置の供給が望
まれている。
そのうち、樹脂封止型パッケージ（プラスチックパッケ
ージ）からなる半導体装置は低コストで量産可能な半導
体装置の一つであるが、そのリードの拡がりのため基板
実装に際してはかなりのスペースを必要とする。
ージ）からなる半導体装置は低コストで量産可能な半導
体装置の一つであるが、そのリードの拡がりのため基板
実装に際してはかなりのスペースを必要とする。
そこで、プラスチックパッケージからなる半導体装置に
ついて、リードをパッケージ裏面に折り込む形状とした
チップキャリア型の半導体装置とすることが勾えられる
。
ついて、リードをパッケージ裏面に折り込む形状とした
チップキャリア型の半導体装置とすることが勾えられる
。
このようなプラスチックパッケージからなるチップキャ
リア型の半導体装置の基板への実装は、リードを尤仮に
設けられた電極に半田等で接続することによって行われ
る。
リア型の半導体装置の基板への実装は、リードを尤仮に
設けられた電極に半田等で接続することによって行われ
る。
このとき、リードと電極の接触面積は、半導体装置が高
集積化しリードが微細化するほど少なくなるため、振動
等の原因により半田が剥がれ、リードと基板の電極が接
触不良となる可能性が高いことが本発明者により見いだ
された。
集積化しリードが微細化するほど少なくなるため、振動
等の原因により半田が剥がれ、リードと基板の電極が接
触不良となる可能性が高いことが本発明者により見いだ
された。
また、このような半導体ＷＷは、リードと実装基板の電
極とが当接する位置がパッケージの裏面下になるため、
リードが確実に電極に接続されているか否かの確認が困
難であることもｔＢ Ｍ不良が生じる原因の一つとなっ
ていると考えられる。
極とが当接する位置がパッケージの裏面下になるため、
リードが確実に電極に接続されているか否かの確認が困
難であることもｔＢ Ｍ不良が生じる原因の一つとなっ
ていると考えられる。
そのため、このようなプラスチックパッケージからなる
チップキャリア型の半４体装πでは、基板実装に際して
電気的接続を、確実に行う技術が特に重要であることが
本発明者によって明らかにされた。
チップキャリア型の半４体装πでは、基板実装に際して
電気的接続を、確実に行う技術が特に重要であることが
本発明者によって明らかにされた。
なお、チップキャリア型の半導体装置の技術として詳し
く述べである例としては、株式会社サイエンスフォーラ
ム社、昭和５８年１１月２８日発行「超ＬＳＩハンドブ
ックＪ Ｐ２２６〜２２２８がある。
く述べである例としては、株式会社サイエンスフォーラ
ム社、昭和５８年１１月２８日発行「超ＬＳＩハンドブ
ックＪ Ｐ２２６〜２２２８がある。
［発明の目的］
本発明の目的は、半導体装置、待にプラスチックパッケ
ージからなるチップキャリア型の半導体装置の基板実装
に際して、外部リードと基板の電極との接続部分の信頼
性を高めることができる技術を提供することにある。
ージからなるチップキャリア型の半導体装置の基板実装
に際して、外部リードと基板の電極との接続部分の信頼
性を高めることができる技術を提供することにある。
本発明の前記ならびにその他の目的とＵｒ規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
をｎｉＹ単に説明すれば、次のＩＩＩＩっである。
をｎｉＹ単に説明すれば、次のＩＩＩＩっである。
すなわち、外部リードの基板上に設けられた電極に当接
する部分に凸部もしくは孔を形成することによって半田
による接続を確実に行い、前記目的を達成するものであ
る。
する部分に凸部もしくは孔を形成することによって半田
による接続を確実に行い、前記目的を達成するものであ
る。
Ｃ実施例１コ
第１図は、本発明による実施例１であるリードを装着し
た半導体装置を基板に実装した状ｆぶで示す部分断面図
である。
た半導体装置を基板に実装した状ｆぶで示す部分断面図
である。
この実施例１において、半導体装置Ｉのプラスチックよ
りなるパフケージ２の側面に設けられたリード３ （外
部リード）はパフケージ２の裏面方向内側に弧状に折り
曲げられ、その先端部はパフケージ２の裏面に形成され
た凹部４に入り込んでおり、折り曲げられた該リーと３
の外側面最下部が半田５ａによって基板６の上に設けら
れた電極７に接続されている。
りなるパフケージ２の側面に設けられたリード３ （外
部リード）はパフケージ２の裏面方向内側に弧状に折り
曲げられ、その先端部はパフケージ２の裏面に形成され
た凹部４に入り込んでおり、折り曲げられた該リーと３
の外側面最下部が半田５ａによって基板６の上に設けら
れた電極７に接続されている。
なお、図示しないが、該リード３はパッケージ２内に封
止されているペレットのポンディングパッドとワイヤを
通じて電気的に接続されている。
止されているペレットのポンディングパッドとワイヤを
通じて電気的に接続されている。
本実施例の特徴はり−ド３が電極７に当接する位置に孔
８が形成されている点にある。
８が形成されている点にある。
すなわち、基板６への実装はあらかじめ基板６の電極７
の部分に半田５ａを盛、ておき、そこに半導体装置１の
各リード３を当接させるごとにより行われるが、本実施
例によれば、基板６への実装の際に半田５ａの一部は孔
８を通じてリード３の内側に浸入しり−ド３の内側面を
伝わって拡がる。
の部分に半田５ａを盛、ておき、そこに半導体装置１の
各リード３を当接させるごとにより行われるが、本実施
例によれば、基板６への実装の際に半田５ａの一部は孔
８を通じてリード３の内側に浸入しり−ド３の内側面を
伝わって拡がる。
したがって、冷却して固化すると、半田５ａは孔８を介
してリード３の内側面および外側面からり−ド３を挟着
するため、リード３を電極７に確実に接続することが可
能となるのである。
してリード３の内側面および外側面からり−ド３を挟着
するため、リード３を電極７に確実に接続することが可
能となるのである。
このように、本実施例によれば、半導体装置１を基板６
に確実に実装することが可能となるのである。
に確実に実装することが可能となるのである。
［実施例２］
第２図は、本発明による実施例２であるリードを装着し
た半導体装置を基板に実装した状態を示す部分断面図で
ある。
た半導体装置を基板に実装した状態を示す部分断面図で
ある。
この実施例２によれば半導体装置１のパフケー
゛ジ２の側面に設けられたリード１３が電極７に当接す
る位置には該電極７の方向に突出する凸部１８が形成さ
れている。
゛ジ２の側面に設けられたリード１３が電極７に当接す
る位置には該電極７の方向に突出する凸部１８が形成さ
れている。
すなわち、本実施例によれば、基板６への実装の際にリ
ード１３と半田５ｂの接する面積を広くとることができ
るため、接続に寄与する半田間を多くして電極７への接
続をより確実なものとすることができるのである。
ード１３と半田５ｂの接する面積を広くとることができ
るため、接続に寄与する半田間を多くして電極７への接
続をより確実なものとすることができるのである。
［効果］
（１）、基板のＩｉｌ ｇ＋部分に当接するリード部分
に孔を形成することにより、半田が該孔を通してリード
を貫通一体化して挟着した状態で半導体装置を基板に装
着することができ、半導体装置の基板実装を確実に行う
ことができる。
に孔を形成することにより、半田が該孔を通してリード
を貫通一体化して挟着した状態で半導体装置を基板に装
着することができ、半導体装置の基板実装を確実に行う
ことができる。
（２）、基板の電極部分に当接するリード部分に凸部を
形成し、リードと半田の接する面積を広くとることによ
り、半導体装置の基板実装を確実に行うことができる。
形成し、リードと半田の接する面積を広くとることによ
り、半導体装置の基板実装を確実に行うことができる。
＋３１． ＋１１および（２）より実装後の電気的接続
不良の発生を防止することができる。
不良の発生を防止することができる。
＋４１． ＋１１、（２）、（３）より信頬性の高い半
導体装置を提供することができる。
導体装置を提供することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではプラスチックパッケージ型の半導
体装置のリードについて説明したが、セラミックパッケ
ージ型の半導体装置であってもよい。
体装置のリードについて説明したが、セラミックパッケ
ージ型の半導体装置であってもよい。
また、リードはパッケージの内側に弧状に折り曲げた場
合について説明したが、リードをパンケージの外側に折
り曲げたものであっても同様の効果を得ることができる
。
合について説明したが、リードをパンケージの外側に折
り曲げたものであっても同様の効果を得ることができる
。
第１図は本発明による実施例１であるリードを装着した
半導体装置を基板に実装した状態を示す部分断面図、 第２図は本発明による実施例２であるリードを装着した
半導体装置を基板に実装した状態を示す部分断面図であ
る。 １・・・半導体装置、２・・・パッケージ、３・・・リ
ード、４・・・凹部、５ａ、５ｂ・ ・半田、６・・
・基板、７・・・を極、８・・・孔、１３・・・リード
、１８・・・凸部。
半導体装置を基板に実装した状態を示す部分断面図、 第２図は本発明による実施例２であるリードを装着した
半導体装置を基板に実装した状態を示す部分断面図であ
る。 １・・・半導体装置、２・・・パッケージ、３・・・リ
ード、４・・・凹部、５ａ、５ｂ・ ・半田、６・・
・基板、７・・・を極、８・・・孔、１３・・・リード
、１８・・・凸部。
Claims (1)
- 【特許請求の範囲】 １、外部リードを折り曲げて該折り曲げ部で実装基板に
接続する半導体装置であって、外部リードの実装基板の
電極と当接する部分に凸部または孔を設けてなることを
特徴とする半導体装置。 ２、半導体装置が樹脂封止型パッケージよりなる半導体
装置であることを特徴とする特許請求の範囲第１項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17331184A JPS6151952A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17331184A JPS6151952A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151952A true JPS6151952A (ja) | 1986-03-14 |
Family
ID=15958090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17331184A Pending JPS6151952A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151952A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166668U (ja) * | 1986-04-10 | 1987-10-22 | ||
| JPH01163344U (ja) * | 1988-05-07 | 1989-11-14 | ||
| WO2018194153A1 (ja) * | 2017-04-21 | 2018-10-25 | 三菱電機株式会社 | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 |
-
1984
- 1984-08-22 JP JP17331184A patent/JPS6151952A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166668U (ja) * | 1986-04-10 | 1987-10-22 | ||
| JPH01163344U (ja) * | 1988-05-07 | 1989-11-14 | ||
| WO2018194153A1 (ja) * | 2017-04-21 | 2018-10-25 | 三菱電機株式会社 | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 |
| JPWO2018194153A1 (ja) * | 2017-04-21 | 2019-11-14 | 三菱電機株式会社 | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| KR930002810B1 (ko) | 반도체장치 | |
| JPS6151952A (ja) | 半導体装置 | |
| JPH01191455A (ja) | 半導体装置 | |
| JPH05198696A (ja) | 半導体チップの実装構造 | |
| US6208017B1 (en) | Semiconductor device with lead-on-chip structure | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| KR102394490B1 (ko) | 반도체 패키지 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH0451056B2 (ja) | ||
| JPS60120541A (ja) | 半導体装置 | |
| JPH03231435A (ja) | 半導体集積回路装置 | |
| KR200173019Y1 (ko) | 반도체 패키지 | |
| JPS59225553A (ja) | 半導体装置 | |
| JPH02244746A (ja) | 樹脂封止型半導体装置 | |
| JP3287327B2 (ja) | 半導体樹脂封止パッケージの製造方法 | |
| JPS6245159A (ja) | 半導体装置 | |
| JPH0240940A (ja) | 混成集積回路パッケージ | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPS60171747A (ja) | 半導体装置 | |
| JPS61101061A (ja) | 半導体装置 |