JPS6151917A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6151917A JPS6151917A JP17554184A JP17554184A JPS6151917A JP S6151917 A JPS6151917 A JP S6151917A JP 17554184 A JP17554184 A JP 17554184A JP 17554184 A JP17554184 A JP 17554184A JP S6151917 A JPS6151917 A JP S6151917A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- silicon substrate
- silicide
- wiring
- platinum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 14
- 239000010937 tungsten Substances 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 abstract description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052763 palladium Inorganic materials 0.000 abstract description 11
- 229910052697 platinum Inorganic materials 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021339 platinum silicide Inorganic materials 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000012774 insulation material Substances 0.000 abstract 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 9
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り、特にシリコン基
板面のコンタクトホールに形成する接続配線に関する。
板面のコンタクトホールに形成する接続配線に関する。
（ｂ） 技術の背景
近年、半導体集積回路のパターンの緻密化に伴い、コン
タクトホールの形状が微小になり、このコンタクトホー
ルの底部にある導電性基板からの接続配線として、通常
アルミニウムの配線がなされているが、このアルミニウ
ムがコンタクトホールに完全に充虜されないため、接続
配線が不完全になる恐れがあり、これに関する改善が要
望されている。
タクトホールの形状が微小になり、このコンタクトホー
ルの底部にある導電性基板からの接続配線として、通常
アルミニウムの配線がなされているが、このアルミニウ
ムがコンタクトホールに完全に充虜されないため、接続
配線が不完全になる恐れがあり、これに関する改善が要
望されている。
（Ｃン 従来技術と問題点
第１図に従来例としてＭＯＳ−ＩＣの場合について従来
技術の概要を説明する。
技術の概要を説明する。
第１図（ａ）において、１はシリコン基板であり、２は
このシリコン基板に形成されたＮ型の拡散層、３はゲー
ト酸化膜で、その表面上に、ポリシリコンゲート電極４
が形成されており、５はシリコン酸化物であって、ポリ
シリコンゲート電極４とシリコン酸化物５の表面は燐珪
酸ガラス（Ｐ Ｓ Ｇ）６によって絶縁され、Ｎ型の拡
散層２からの接続配線としてアルミニウム配線７が形成
されている。
このシリコン基板に形成されたＮ型の拡散層、３はゲー
ト酸化膜で、その表面上に、ポリシリコンゲート電極４
が形成されており、５はシリコン酸化物であって、ポリ
シリコンゲート電極４とシリコン酸化物５の表面は燐珪
酸ガラス（Ｐ Ｓ Ｇ）６によって絶縁され、Ｎ型の拡
散層２からの接続配線としてアルミニウム配線７が形成
されている。
ｉｍｘ、このアルミニウムの配線は、アルミニウムの材
料をスパッターや蒸着の方法によって配線を必要とする
部分に形成するが、これらの製造方法では、飛散するア
ルミニウムの分子や原子には、比較的方向性があるため
、コンタクトホール内に形成されるアルミニニームの被
膜断面は、第１図（ｂ）に示すように、コンタクトホー
ルの局部にはかなりの量が被着するが、側壁への被着が
不十分なため、コンタクトホールの全面を均一の厚みで
被覆することは困難であり、そのため屡々コンタクトホ
ールと外部との配線に接続不良が発生することがあった
。
料をスパッターや蒸着の方法によって配線を必要とする
部分に形成するが、これらの製造方法では、飛散するア
ルミニウムの分子や原子には、比較的方向性があるため
、コンタクトホール内に形成されるアルミニニームの被
膜断面は、第１図（ｂ）に示すように、コンタクトホー
ルの局部にはかなりの量が被着するが、側壁への被着が
不十分なため、コンタクトホールの全面を均一の厚みで
被覆することは困難であり、そのため屡々コンタクトホ
ールと外部との配線に接続不良が発生することがあった
。
この対策として、コンタクトホール内にタングステンを
選択成長させることにより、コンタクトホールがこのタ
ングステンで充填されて平坦になり、その表面にアルミ
ニウムを蒸着等により被膜生成することにより、全体と
して配線が平滑化されると共に、タングステンが上部の
アルミニウムと下部にあるシリコンとを切断しているた
め、一般にアルミニウムとシリコンとが反応して生成す
るスパイクに対してバリア層としても効果があるが、こ
の場合の欠点として、ｎ＋シリコン基板には有効である
が、ｐ＋シリコン基板には拡散層の不純物の濃度を極端
に大きくする必要があるため実用的ではないという事実
がある。
選択成長させることにより、コンタクトホールがこのタ
ングステンで充填されて平坦になり、その表面にアルミ
ニウムを蒸着等により被膜生成することにより、全体と
して配線が平滑化されると共に、タングステンが上部の
アルミニウムと下部にあるシリコンとを切断しているた
め、一般にアルミニウムとシリコンとが反応して生成す
るスパイクに対してバリア層としても効果があるが、こ
の場合の欠点として、ｎ＋シリコン基板には有効である
が、ｐ＋シリコン基板には拡散層の不純物の濃度を極端
に大きくする必要があるため実用的ではないという事実
がある。
（ｄｌ 発明の目的
本発明は、上記従来の欠点に鑑み、シリコン基板のコン
タクトホールに、接続配線を完全に被覆形成する新しい
製造方法を提供することを目的とする。
タクトホールに、接続配線を完全に被覆形成する新しい
製造方法を提供することを目的とする。
（Ｑ） 発明の構成
この目的は、本発明によれば、シリコン基板上にシリサ
イド層を形成した後、該シリサイド層上にタングステン
を選択成長させ、該タングステン上に配線を形成するこ
とを特徴とする半導体装置の製造方法を提供することに
よって達成できる。
イド層を形成した後、該シリサイド層上にタングステン
を選択成長させ、該タングステン上に配線を形成するこ
とを特徴とする半導体装置の製造方法を提供することに
よって達成できる。
（ｆ） 発明の実施例
本発明は、シリコン基板の表面に形成されているコンタ
クトホールに、タングステンを充填して接続配線を行う
ものであり、シリコン基板がｎ＋シリコン基板でもｐ＋
シリコン基板の場合でも、コンタクトホールの底部に白
金又はパラジウムで白金シリサイド又はパラジウムシリ
サイドを形成して、その表面にタングステンを埋め込ん
で平坦化し、その上にアルミニウム配線をすることで、
確実な接続配線とバリア効果の役割をなすことができる
。
クトホールに、タングステンを充填して接続配線を行う
ものであり、シリコン基板がｎ＋シリコン基板でもｐ＋
シリコン基板の場合でも、コンタクトホールの底部に白
金又はパラジウムで白金シリサイド又はパラジウムシリ
サイドを形成して、その表面にタングステンを埋め込ん
で平坦化し、その上にアルミニウム配線をすることで、
確実な接続配線とバリア効果の役割をなすことができる
。
第２図は、本発明の実施例をＣＭＯ３に通用して説明す
るための断面図である。
るための断面図である。
第２図（ａ）はシリコン基板１０の表面に形成されたｎ
の拡散層１１と、このｎの拡散層１１とＰ−Ｎ接続され
るｐ“の拡散層１２があり、又同一基板上に、ｎ′の拡
散層１３があり、フィールド酸化物１４があって、絶縁
物である燐珪酸ガラス（ＰＳＧ）１５がそれぞれの領域
を絶縁しており、ゲート酸化１ｆＪＩ６の上にはポリシ
リコンゲート１７が形成され、コンタクトホール１８が
あるものとする。
の拡散層１１と、このｎの拡散層１１とＰ−Ｎ接続され
るｐ“の拡散層１２があり、又同一基板上に、ｎ′の拡
散層１３があり、フィールド酸化物１４があって、絶縁
物である燐珪酸ガラス（ＰＳＧ）１５がそれぞれの領域
を絶縁しており、ゲート酸化１ｆＪＩ６の上にはポリシ
リコンゲート１７が形成され、コンタクトホール１８が
あるものとする。
第２図（ｂｌは、このシリコン基板面に白金又はパラジ
ウムの金属膜１９を形成したものであり、第２図ｆｃｌ
はこの白金又はパラジュームの股を形成したシリコン基
板を熱処理してコンタクトホール１８の底部に白金シリ
サイド又はパラジウムシリサイド等のシリサイド膜２０
を形成する。
ウムの金属膜１９を形成したものであり、第２図ｆｃｌ
はこの白金又はパラジュームの股を形成したシリコン基
板を熱処理してコンタクトホール１８の底部に白金シリ
サイド又はパラジウムシリサイド等のシリサイド膜２０
を形成する。
ＰＳＧ１５０表面の白金又はバラジュームの膜はシリコ
ンが無いのでシリサイドは形成されない。
ンが無いのでシリサイドは形成されない。
第２図ＦｄｌはＰＳＧ１５の表面の白金又はパラジュー
ムの膜をエツチングによって除去した状態であり、第２
図（ｅ）はこのコンタクトホールの部分のみにタングス
テン２１を選択的にＣＶＤ方法により、コンタクトボー
ルの深さが埋まる程度の厚みで埋め込み行ったものであ
る。
ムの膜をエツチングによって除去した状態であり、第２
図（ｅ）はこのコンタクトホールの部分のみにタングス
テン２１を選択的にＣＶＤ方法により、コンタクトボー
ルの深さが埋まる程度の厚みで埋め込み行ったものであ
る。
コンタクトホールの底部には白金シリサイド又はパラジ
ウムシリサイド２０が形成されていて、タングステンは
これらの表面に形成されるため導電性が優れ且つバリア
効果を有するコンタクトホール内への埋め込みが可能と
なる。
ウムシリサイド２０が形成されていて、タングステンは
これらの表面に形成されるため導電性が優れ且つバリア
効果を有するコンタクトホール内への埋め込みが可能と
なる。
第２図（ｆｌはアルミニウムの配線２２を行ったもので
ある。
ある。
このようにして製造されたコンタクトホールはシリコン
基板がｎ＋シリコン基板でもｐ＋シリコン基板の場合で
も、コンタクトホールからの接続配線を完全に取り出す
ことが可能であり、優れた接続配線ができる。
基板がｎ＋シリコン基板でもｐ＋シリコン基板の場合で
も、コンタクトホールからの接続配線を完全に取り出す
ことが可能であり、優れた接続配線ができる。
（ｇ） 発明の効果
以上詳細に説明したように、本発明のシリコン基板のコ
ンタクトホールからの接続配線により、半導体集積回路
の集積化の向上に供しくＭるという効果大なるものがあ
る。
ンタクトホールからの接続配線により、半導体集積回路
の集積化の向上に供しくＭるという効果大なるものがあ
る。
第１図は、従来のコンタクトボールの断面図。
第２図は、本発明のコンタクトボールの断面図図におい
て、１０はシリコン基板、１１．１２．１３は拡散層、
１４はフィールド酸化物、１５は燐珪酸ガラス、１６は
ゲート酸化膜、１７はポリシリコンゲート、１８はコン
タクトホール、１９は白金又はパラジウムの金属膜、２
０はシリサイド膜、２１はタングステン、２２はアルミ
ニウムの配線である。 第１図（Ｑ） ＠ １ ｒｙＪ（ｂ）
て、１０はシリコン基板、１１．１２．１３は拡散層、
１４はフィールド酸化物、１５は燐珪酸ガラス、１６は
ゲート酸化膜、１７はポリシリコンゲート、１８はコン
タクトホール、１９は白金又はパラジウムの金属膜、２
０はシリサイド膜、２１はタングステン、２２はアルミ
ニウムの配線である。 第１図（Ｑ） ＠ １ ｒｙＪ（ｂ）
Claims (1)
- シリコン基板上にシリサイド層を形成した後、該シリ
サイド層上にタングステンを選択成長させ、該タングス
テン上に配線を形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17554184A JPS6151917A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17554184A JPS6151917A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151917A true JPS6151917A (ja) | 1986-03-14 |
Family
ID=15997877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17554184A Pending JPS6151917A (ja) | 1984-08-22 | 1984-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151917A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02198144A (ja) * | 1989-01-27 | 1990-08-06 | Takehide Shirato | Ｃ―ｍｏｓ半導体装置 |
-
1984
- 1984-08-22 JP JP17554184A patent/JPS6151917A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02198144A (ja) * | 1989-01-27 | 1990-08-06 | Takehide Shirato | Ｃ―ｍｏｓ半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833519A (en) | Semiconductor device with a wiring layer having good step coverage for contact holes | |
| EP0155699B1 (en) | Semiconductor device having improved multi-layer structure of insulating film and conductive film | |
| JPH0680737B2 (ja) | 半導体装置の製造方法 | |
| KR920004226B1 (ko) | 반도체장치의 제조방법 | |
| JPH05343405A (ja) | 半導体装置 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS6151917A (ja) | 半導体装置の製造方法 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| JPS5848438A (ja) | 半導体集積回路装置 | |
| JPS6160580B2 (ja) | ||
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JP2004260101A (ja) | 半導体装置の製造方法 | |
| JPH02143445A (ja) | 半導体装置の製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2603088B2 (ja) | 半導体装置 | |
| JPH03151638A (ja) | 半導体集積回路の製造方法 | |
| JPH0497531A (ja) | 半導体装置の製造方法 | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| JPS6161698B2 (ja) | ||
| JPS6249643A (ja) | 半導体装置およびその製造方法 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPH0244142B2 (ja) | Handotaisochinoseizohoho |