JPH0497531A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0497531A JPH0497531A JP21555290A JP21555290A JPH0497531A JP H0497531 A JPH0497531 A JP H0497531A JP 21555290 A JP21555290 A JP 21555290A JP 21555290 A JP21555290 A JP 21555290A JP H0497531 A JPH0497531 A JP H0497531A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- aluminum
- thickness
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims abstract description 9
- 230000008018 melting Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 29
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052721 tungsten Inorganic materials 0.000 abstract description 10
- 239000010937 tungsten Substances 0.000 abstract description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000002161 passivation Methods 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 239000012535 impurity Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に配線の形成
方法に関する。
方法に関する。
従来の半導体装置における配線は、アルミニウム膜をス
パッタリング法を用いて形成した後選択的にエツチング
することにより得ていた。さらに、アルミニウム配線の
耐湿性を強化するためにパッシベーション膜として窒化
シリコン膜等の水分の透過率の小さい材料で被覆する構
造にしていた。
パッタリング法を用いて形成した後選択的にエツチング
することにより得ていた。さらに、アルミニウム配線の
耐湿性を強化するためにパッシベーション膜として窒化
シリコン膜等の水分の透過率の小さい材料で被覆する構
造にしていた。
上述した従来の配線の形成方法では、高集積化を図るた
めに隣接した2本のアルミニウム配線の間隔を小さくし
ていくと、パッシベーション膜の窒化シリコン膜が局部
的に薄くなる現象が起こる。これは、隣接したアルミニ
ウム配線間に形成される凹部の縦/横比、すなわち(ア
ルミニウム配線の厚さ)/(アルミニウム配線の間隔)
比が大きくなると、段部被覆率、すなわち(段部におけ
る最小の被覆膜厚)/(平坦部における被覆膜厚)が小
さくなるという性質をプラズマ分解CVD法で形成する
窒化シリコン膜がもっているためである。この結果、平
坦部で一様の膜厚の窒化シリコン膜を形成しても耐湿性
が低下してしまうという欠点がある。
めに隣接した2本のアルミニウム配線の間隔を小さくし
ていくと、パッシベーション膜の窒化シリコン膜が局部
的に薄くなる現象が起こる。これは、隣接したアルミニ
ウム配線間に形成される凹部の縦/横比、すなわち(ア
ルミニウム配線の厚さ)/(アルミニウム配線の間隔)
比が大きくなると、段部被覆率、すなわち(段部におけ
る最小の被覆膜厚)/(平坦部における被覆膜厚)が小
さくなるという性質をプラズマ分解CVD法で形成する
窒化シリコン膜がもっているためである。この結果、平
坦部で一様の膜厚の窒化シリコン膜を形成しても耐湿性
が低下してしまうという欠点がある。
この様子を第2図(a)及び(b)に示す。
眉間絶縁膜215上に厚さ1.0μm、幅1.0μmの
アルミニウム間隔216−1a。
アルミニウム間隔216−1a。
216−2a、216−1b、216−2bを形成した
後、厚さ0.5μmの窒化シリコン膜214a及び21
4bをそれぞれ形成したものである。
後、厚さ0.5μmの窒化シリコン膜214a及び21
4bをそれぞれ形成したものである。
第2図(a)ではアルミニウム配線216−1a、21
6−2aの間隔は1.0μm、第2図(b)ではアルミ
ニウム配線216−1b。
6−2aの間隔は1.0μm、第2図(b)ではアルミ
ニウム配線216−1b。
216−2bの間隔は0.8μmとなっている。
平坦部では同一の厚さの窒化シリコン膜を形成したにも
かかわらず、第2図(a)では段部における最小の被覆
膜厚は0.2μmあるのに対し、第2図(b)では0.
1μmしかなくなってしまう。
かかわらず、第2図(a)では段部における最小の被覆
膜厚は0.2μmあるのに対し、第2図(b)では0.
1μmしかなくなってしまう。
このように、プラズマ分解CVD法で形成する窒化シリ
コン膜は凹部の縦/横比が大きくなると段部被覆率が急
激に低下してしまうという性質がある。
コン膜は凹部の縦/横比が大きくなると段部被覆率が急
激に低下してしまうという性質がある。
この対策として段部における最小の被覆膜厚が一定値以
上になるような条件で成膜すると、アルミニウム配線上
の平坦部には厚い窒化シリコン膜が形成されることにな
り、この場合はアルミニウム配線が窒化シリコン膜から
受ける応力によりストレスマイグレーションが起こりや
すくなる。これは、応力によりアルミニウム原子が移動
して空隙(ボイド)が発生する現象である。
上になるような条件で成膜すると、アルミニウム配線上
の平坦部には厚い窒化シリコン膜が形成されることにな
り、この場合はアルミニウム配線が窒化シリコン膜から
受ける応力によりストレスマイグレーションが起こりや
すくなる。これは、応力によりアルミニウム原子が移動
して空隙(ボイド)が発生する現象である。
また、第二の対策としてアルミニウム間隔の縦横比を小
さくするためにアルミニウム膜厚を小さくすると、配線
の電気抵抗が増大し高速で回路を動作させることが困難
になる。
さくするためにアルミニウム膜厚を小さくすると、配線
の電気抵抗が増大し高速で回路を動作させることが困難
になる。
このように、従来の配線形成方法では、耐湿性、ストレ
スマイグレーション、配線抵抗等の要因を同時に満足さ
せつつ高集積化を実現することが困難であった。
スマイグレーション、配線抵抗等の要因を同時に満足さ
せつつ高集積化を実現することが困難であった。
本発明の半導体装置の製造方法は、基板上に第1の導体
膜、第2の導体膜及び前記第2の導体膜より融点の高い
第3の導体膜を順次積層して多層膜を形成したのち選択
的に除去して前記第3の導体膜の幅が第2の導体膜の幅
より小さな多層膜配線を形成し、熱処理により前記第2
の導体膜の少なくとも一部を溶融する工程を有するとい
うものである。
膜、第2の導体膜及び前記第2の導体膜より融点の高い
第3の導体膜を順次積層して多層膜を形成したのち選択
的に除去して前記第3の導体膜の幅が第2の導体膜の幅
より小さな多層膜配線を形成し、熱処理により前記第2
の導体膜の少なくとも一部を溶融する工程を有するとい
うものである。
次に、本発明について図面を参照して説明する。
第1図(a)〜(d)は本発明の第1の実施例の説明に
使用する半導体チップの縦断面図である。
使用する半導体チップの縦断面図である。
抵抗率10Ωcmのp型シリコン基板101の主表面に
選択的に厚さ0.6μmのフィールド酸化膜102を形
成して活性領域を区画する。次に、活性領域上に厚さ2
0nmのゲート酸化膜103を形成する。次に、n型不
純物であるリンをドーピングした厚さ0.3μmの多結
晶シリコン膜を形成した後選択的に除去してゲート長1
、Ottmのゲート電1i104−1,104−2を形
成する。
選択的に厚さ0.6μmのフィールド酸化膜102を形
成して活性領域を区画する。次に、活性領域上に厚さ2
0nmのゲート酸化膜103を形成する。次に、n型不
純物であるリンをドーピングした厚さ0.3μmの多結
晶シリコン膜を形成した後選択的に除去してゲート長1
、Ottmのゲート電1i104−1,104−2を形
成する。
次に、n型不純物であるヒ素の1価イオンを打ち込んだ
後活性化処理を施して、深さ0.2μmのn型不純物頭
域105−1,105−2を選択的に形成しMOS)ラ
ンジスタのソース/ドレイン領域を形成する。次に、厚
さ0.5μmのBPSGIl!を形成した後熱処理を施
してリフローさせ第1の眉間絶縁膜106を形成する。
後活性化処理を施して、深さ0.2μmのn型不純物頭
域105−1,105−2を選択的に形成しMOS)ラ
ンジスタのソース/ドレイン領域を形成する。次に、厚
さ0.5μmのBPSGIl!を形成した後熱処理を施
してリフローさせ第1の眉間絶縁膜106を形成する。
次に、厚さ0.3μmのタングステンシリサイド膜を形
成した後選択的に除去して第の配線107を形成する。
成した後選択的に除去して第の配線107を形成する。
次に、厚さ0.5μmのBPSG膜を形成した後熱処理
を施してリフローさせ第2の眉間絶縁MIO8を形成す
る。
を施してリフローさせ第2の眉間絶縁MIO8を形成す
る。
次にコンタクト開口部109−1 109−2.109
−3を形成する。
−3を形成する。
次に、以上の工程を経たものを基板としてその上に厚さ
0.1μmの窒化チタン膜(第1の導体!>110、厚
さ1.Ottmのアルミニウム膜(第2の導体膜>11
1、厚さ0.1μmのタングステン膜(第3の導体り1
12を順次形成した後選択的に除去して第2の配線(多
層膜配線)113等を形成する。
0.1μmの窒化チタン膜(第1の導体!>110、厚
さ1.Ottmのアルミニウム膜(第2の導体膜>11
1、厚さ0.1μmのタングステン膜(第3の導体り1
12を順次形成した後選択的に除去して第2の配線(多
層膜配線)113等を形成する。
このとき第1図(b)に示すようにタングステン配線の
幅は下層のアルミニウム配線及び窒化チタン配線の幅よ
りも0.4μm小さく形成する。
幅は下層のアルミニウム配線及び窒化チタン配線の幅よ
りも0.4μm小さく形成する。
次に、第1図(c)に示すように9素雰囲気中でハロゲ
ンランプによる600℃、10秒の熱処理を施しアルミ
ニウム配線を選択的に溶融し、角が丸くなったアルミニ
ウム配線111aを形成する。
ンランプによる600℃、10秒の熱処理を施しアルミ
ニウム配線を選択的に溶融し、角が丸くなったアルミニ
ウム配線111aを形成する。
このとき、窒化チタン膜はコンタクト開口部におけるア
ルミニウム膜とシリコン基板とが反応して合金化するの
を防ぐバリア膜として働く。また、タングステン膜は、
アルミニウム膜より融点が高く、溶融したアルミニウム
l康4配線が表面張力により過度に変形するのを防いで
いる。
ルミニウム膜とシリコン基板とが反応して合金化するの
を防ぐバリア膜として働く。また、タングステン膜は、
アルミニウム膜より融点が高く、溶融したアルミニウム
l康4配線が表面張力により過度に変形するのを防いで
いる。
次に、第1図(a)、(b)に示すように、厚さ0.5
μmの窒化シリコン膜114を形成する。
μmの窒化シリコン膜114を形成する。
このとき、アルミニウム配線間の距離が0.8μmであ
っても段部における最小の窒化シリコン膜厚は0.2μ
m以上とすることが可能であり、従来の配線構造で得ら
れる量の約2倍にすることができる。これにより、アル
ミニウム配線間の距離を小さくした場合にも耐湿性を劣
化させないような窒化シリコン膜によるパッシベーショ
ンが可能である。また、過度に厚い窒化シリコン膜を用
いる必要もないため、ストレスマイグレーションも発生
しにくいという利点を有する。
っても段部における最小の窒化シリコン膜厚は0.2μ
m以上とすることが可能であり、従来の配線構造で得ら
れる量の約2倍にすることができる。これにより、アル
ミニウム配線間の距離を小さくした場合にも耐湿性を劣
化させないような窒化シリコン膜によるパッシベーショ
ンが可能である。また、過度に厚い窒化シリコン膜を用
いる必要もないため、ストレスマイグレーションも発生
しにくいという利点を有する。
第3図(a)〜(c)は本発明の第2の実施例の工程順
の縦断面図である。
の縦断面図である。
第3図(a)に示すように、P型シリコン基板の表面に
選択的に形成されたn型不純物領域316上に形成した
厚さ−1,0μmの眉間絶縁膜315にコンタクト開口
317を形成した基板を準備する。
選択的に形成されたn型不純物領域316上に形成した
厚さ−1,0μmの眉間絶縁膜315にコンタクト開口
317を形成した基板を準備する。
次に、厚さ011μmの窒化チタン膜3104、厚さ1
.0μmのアルミニウム膜311、厚さ0.1μmタン
グステン膜312を順次積層して形成するが、タングス
テン膜は段部における被覆率の小さい条件で形成するこ
とにより、コンタクト開口の内側には入りこまないよう
にする。例えば、p型シリコン基板の主表面に対して、
入射角が少なくとも45°となる条件でスパッタリング
法によりタングステン膜を形成するとコンタクト開口の
内側に入りこまず表面にのみ成膜することが可能である
。
.0μmのアルミニウム膜311、厚さ0.1μmタン
グステン膜312を順次積層して形成するが、タングス
テン膜は段部における被覆率の小さい条件で形成するこ
とにより、コンタクト開口の内側には入りこまないよう
にする。例えば、p型シリコン基板の主表面に対して、
入射角が少なくとも45°となる条件でスパッタリング
法によりタングステン膜を形成するとコンタクト開口の
内側に入りこまず表面にのみ成膜することが可能である
。
次に、第3図(b)に示すように、窒化雰囲気中でハロ
ゲンランプによる600℃、10秒の熱処理を施しアル
ミニウム膜を選択的に溶融する。
ゲンランプによる600℃、10秒の熱処理を施しアル
ミニウム膜を選択的に溶融する。
このとき、タングステン膜の付着していないコンタクト
開口部のアルミニウム膜だけが選択的にリフローしてコ
ンタクト開口部の内部にボイド318を残すとともにコ
ンタクト開口部をふさぐ。
開口部のアルミニウム膜だけが選択的にリフローしてコ
ンタクト開口部の内部にボイド318を残すとともにコ
ンタクト開口部をふさぐ。
この後に第1の実施例で述べたのと同様にパターニング
を行ない、再びハロゲンランプによる熱処理を行ない、
第3図(c)に示すように、アルミニウム膜の角が丸く
なった配線構造を得る。
を行ない、再びハロゲンランプによる熱処理を行ない、
第3図(c)に示すように、アルミニウム膜の角が丸く
なった配線構造を得る。
次に厚さ0.5μmの窒化シリコンM31を形成するが
、急しゅんな段差が存在しないので、良好な被覆性を有
する構造が得られる。
、急しゅんな段差が存在しないので、良好な被覆性を有
する構造が得られる。
この実施例は、深さ7幅の比較的大きなコンタクト開口
部に配線の形成するのに有効な手段を与える。
部に配線の形成するのに有効な手段を与える。
以上説明したように、本発明は導体膜の配線を別の種類
の導体膜で上下からはさんで形成し、中央部の導体を熱
処理により溶融することによってその後形成するパッシ
ベーション膜の被覆率を向上させ耐湿性を向上、させる
効果がある。このとき、下部の導体膜(第1の導体膜)
は中央部の導体膜(第2の配線)と下地との合金反応を
抑制し、上部の導体膜(第3の導体膜)は中央部の導体
膜の溶融時に表面張力による過度の変形が生じない目的
で用いている。
の導体膜で上下からはさんで形成し、中央部の導体を熱
処理により溶融することによってその後形成するパッシ
ベーション膜の被覆率を向上させ耐湿性を向上、させる
効果がある。このとき、下部の導体膜(第1の導体膜)
は中央部の導体膜(第2の配線)と下地との合金反応を
抑制し、上部の導体膜(第3の導体膜)は中央部の導体
膜の溶融時に表面張力による過度の変形が生じない目的
で用いている。
実施例では、第1(下部)の導体膜に窒化チタン、第2
(中央部)の導体膜にアルミニウム、第3(上部)の導
体膜にタングステンを用いて説明したが、第1の導体膜
は下地と第2の導体膜との合金反応を抑制する材料であ
ればよく、また、第3の導体膜は、第2の導体膜よりも
融点が高い材料であればよい。
(中央部)の導体膜にアルミニウム、第3(上部)の導
体膜にタングステンを用いて説明したが、第1の導体膜
は下地と第2の導体膜との合金反応を抑制する材料であ
ればよく、また、第3の導体膜は、第2の導体膜よりも
融点が高い材料であればよい。
第1図(a)〜(d)は本発明の第1の実施例の説明と
使用する縦断面図、第2図(a)(b)は従来例とその
問題点を説明するための縦断面図、第3図(a)〜(c
)は本発明の第2の実施例の工程順縦断面図である。 101・・・p型シリコン基板、102・・・フィール
ド酸化膜、103・・・ゲート酸化膜、104−1゜1
04−2・・・ゲート電極、105−1,105−2・
・・n型不純物領域、106・・・第1の層間絶縁膜、
107・・・第1の配線、108・・・第2の眉間絶縁
膜、109−1,109−2.109−3・・・コンタ
クト開口部、110,310・・・窒化チタン膜、11
1,1lla、311・・・アルミニウム膜、112,
312・・・タングステン膜、113゜113−1,1
13−2−・・第2の配線、114゜214a、214
b、314−窒化シリコン膜、215.315・・・層
間絶縁膜、216−1a。 216−1b、216−2a、216−2b−−−アル
ミニウム配線、317・・・コンタクト開口部、318
・・・ボイド。
使用する縦断面図、第2図(a)(b)は従来例とその
問題点を説明するための縦断面図、第3図(a)〜(c
)は本発明の第2の実施例の工程順縦断面図である。 101・・・p型シリコン基板、102・・・フィール
ド酸化膜、103・・・ゲート酸化膜、104−1゜1
04−2・・・ゲート電極、105−1,105−2・
・・n型不純物領域、106・・・第1の層間絶縁膜、
107・・・第1の配線、108・・・第2の眉間絶縁
膜、109−1,109−2.109−3・・・コンタ
クト開口部、110,310・・・窒化チタン膜、11
1,1lla、311・・・アルミニウム膜、112,
312・・・タングステン膜、113゜113−1,1
13−2−・・第2の配線、114゜214a、214
b、314−窒化シリコン膜、215.315・・・層
間絶縁膜、216−1a。 216−1b、216−2a、216−2b−−−アル
ミニウム配線、317・・・コンタクト開口部、318
・・・ボイド。
Claims (1)
- 基板上に第1の導体膜、第2の導体膜及び前記第2の
導体膜より融点の高い第3の導体膜を順次積層して多層
膜を形成したのち選択的に除去して前記第3の導体膜の
幅が第2の導体膜の幅より小さな多層膜配線を形成し、
熱処理により前記第2の導体膜の少なくとも一部を溶融
する工程を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21555290A JPH0497531A (ja) | 1990-08-15 | 1990-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21555290A JPH0497531A (ja) | 1990-08-15 | 1990-08-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0497531A true JPH0497531A (ja) | 1992-03-30 |
Family
ID=16674321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21555290A Pending JPH0497531A (ja) | 1990-08-15 | 1990-08-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0497531A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6333518B1 (en) | 1997-08-26 | 2001-12-25 | Lg Electronics Inc. | Thin-film transistor and method of making same |
US6340610B1 (en) | 1997-03-04 | 2002-01-22 | Lg. Philips Lcd Co., Ltd | Thin-film transistor and method of making same |
JP2013171940A (ja) * | 2012-02-20 | 2013-09-02 | Ulvac Japan Ltd | 半導体装置の製造方法 |
-
1990
- 1990-08-15 JP JP21555290A patent/JPH0497531A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6340610B1 (en) | 1997-03-04 | 2002-01-22 | Lg. Philips Lcd Co., Ltd | Thin-film transistor and method of making same |
US6548829B2 (en) | 1997-03-04 | 2003-04-15 | Lg Lcd Inc. | Thin-film transistor |
US6815321B2 (en) | 1997-03-04 | 2004-11-09 | Lg. Philips Lcd Co., Ltd. | Thin-film transistor and method of making same |
US7176489B2 (en) | 1997-03-04 | 2007-02-13 | Lg. Philips Lcd. Co., Ltd. | Thin-film transistor and method of making same |
USRE45579E1 (en) | 1997-03-04 | 2015-06-23 | Lg Display Co., Ltd. | Thin-film transistor and method of making same |
US6333518B1 (en) | 1997-08-26 | 2001-12-25 | Lg Electronics Inc. | Thin-film transistor and method of making same |
US6573127B2 (en) | 1997-08-26 | 2003-06-03 | Lg Electronics Inc. | Thin-film transistor and method of making same |
JP2013171940A (ja) * | 2012-02-20 | 2013-09-02 | Ulvac Japan Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
JPH0220140B2 (ja) | ||
US5843837A (en) | Method of contact hole burying | |
JPH0497531A (ja) | 半導体装置の製造方法 | |
JPH10335450A (ja) | 半導体装置及びその製造方法 | |
JPS58215055A (ja) | 半導体集積回路装置 | |
KR19980056170A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
JPS6340374A (ja) | Mos型半導体装置およびその製造方法 | |
JPS6160580B2 (ja) | ||
KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
JP2779186B2 (ja) | 半導体装置の製造方法 | |
JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
JP2695812B2 (ja) | 半導体装置 | |
KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPS61125014A (ja) | 半導体装置およびその製造方法 | |
KR0144927B1 (ko) | 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법 | |
JPH0577185B2 (ja) | ||
JPH01241845A (ja) | 半導体装置の製造方法 | |
KR970005729B1 (ko) | 반도체 장치의 제조방법 | |
JPH03239348A (ja) | 半導体装置及びその製造方法 | |
KR20000042470A (ko) | 반도체소자의 금속배선 형성방법 | |
JPS6151917A (ja) | 半導体装置の製造方法 | |
JPS6092623A (ja) | 半導体装置の製造方法 | |
JPH03276763A (ja) | 半導体装置 |