JP2603088B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2603088B2
JP2603088B2 JP62291369A JP29136987A JP2603088B2 JP 2603088 B2 JP2603088 B2 JP 2603088B2 JP 62291369 A JP62291369 A JP 62291369A JP 29136987 A JP29136987 A JP 29136987A JP 2603088 B2 JP2603088 B2 JP 2603088B2
Authority
JP
Japan
Prior art keywords
gate electrode
electrode
gate
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62291369A
Other languages
English (en)
Other versions
JPH01132169A (ja
Inventor
幸子 中田
盛義 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62291369A priority Critical patent/JP2603088B2/ja
Publication of JPH01132169A publication Critical patent/JPH01132169A/ja
Application granted granted Critical
Publication of JP2603088B2 publication Critical patent/JP2603088B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関し、特に浮遊ゲート構造を
有する半導体装置のゲート電極の構造に関するものであ
る。
[従来の技術] 従来、この種の半導体装置として浮遊ゲートを有する
不揮発性MOS(Metal Oxide Semiconductor)メモリが
ある。以下には、この不揮発性MOSメモリのゲート電極
の構造を第2A図および第2B図を用いて製造工程順に説明
する。
第2A図に示すように、シリコン基板1の一主面上にフ
ィールド酸化膜2、第1ゲート酸化膜3を形成した後、
第1ゲート電極となる多結晶シリコン膜4を約4000Åの
厚さに堆積する。次に、多結晶シリコン膜4に比較的低
濃度たとえば4×1020cm-3でn型不純物を拡散した後、
写真製版技術を用いて多結晶シリコン膜4をCF4ガスな
どにより異方性プラズマエッチングして第1ゲート電極
4を形成する。
次に第2B図に示すように、多結晶シリコンの第1ゲー
ト電極4を熱酸化処理し厚さ600Å程度の第2ゲート酸
化膜5を形成する。これにより第1ゲート電極4はその
周囲を酸化膜に囲まれた浮遊ゲートを構成する。そし
て、その上に第2ゲート電極となる多結晶シリコン膜6
を化学的気相成長法により厚さ3000Å程度堆積する。以
上の工程により第1と第2のゲート電極を有する不揮発
性メモリが製造される。
[発明が解決しようとする問題点] 上記のように、従来の浮遊ゲート型不揮発性MOSメモ
リは、1層の浮遊ゲート電極で形成されている。そし
て、この浮遊ゲート電極である第1ゲート電極4の絶縁
耐圧は、この第1ゲート電極4に拡散されるリンなどの
n型不純物の濃度に依存する。すなわち、第1ゲート電
極4のリン濃度が高ければ、第2ゲート電極6に対する
絶縁耐圧は向上する。しかし、一方で第1ゲート電極4
を熱酸化処理を行なって第2ゲート酸化膜5を形成する
工程では、第1ゲート電極4中に拡散されたリンが再拡
散し第1ゲート酸化膜2を劣化させるなどの悪影響が生
じる。したがって、この場合にはリン濃度が低い方が好
ましい。
したがって、第1ゲート電極4では電極内でのリン濃
度は第2ゲート電極6側と基板1側とで異なる濃度分布
を有することが最適であるが、従来の1層の第1ゲート
電極の構造ではこれを実現することができなかった。
したがって、本発明は、第1ゲート電極をその間に極
めて薄い酸化膜を介して2層に分離し、かつその上層電
極と下層電極とをそれぞれ最適な不純物濃度に設定する
ことにより絶縁耐圧が高い電極を有した半導体装置を提
供することを目的とする。
[問題点を解決するための手段] 本発明における半導体装置は、絶縁膜中に設けられた
浮遊ゲートである第1のゲート電極と、その第1のゲー
ト電極の上に絶縁膜を介して設けられた制御ゲートであ
る第2のゲート電極とを備えた半導体装置において、第
1のゲート電極は酸化膜を介して分離して積層した2層
の電極を備えている。その2層の電極のうち、第2のゲ
ート電極側に位置する一方の電極は、相対的に不純物濃
度が高くなるように不純物が拡散され、他方の電極は相
対的に不純物濃度が低くなるように不純物が拡散されて
いる。また、第1のゲート電極の一方の電極は酸化膜を
介して他方の電極の上面および両側面を覆うように形成
されており、第2のゲート電極は絶縁膜を介して一方の
電極の上面および両側面を覆うとともに一方の電極の上
面および両側面とのみ対向するように形成されている。
[作用] 本発明に係る半導体装置では、第1のゲート電極の一
方の電極を他方の電極の上面および両側面を覆うように
形成し、かつ、第2のゲート電極を一方の電極の上面お
よび両側面を覆うとともに一方の電極の上面および両側
面とのみ対向するように形成するので、第2のゲート電
極は不純物濃度の低い他方の電極とは対向せず不純物濃
度の高い一方の電極とのみ対向することになる。その結
果、たとえば多結晶シリコンにより一方の電極および他
方の電極を形成し、それらの表面を熱酸化することによ
って酸化膜を形成した場合、第1のゲート電極と第2の
ゲート電極とは不純物濃度の高い多結晶シリコンを酸化
することによって形成された絶縁性の高い絶縁膜によっ
てのみ電気的に絶縁されるので、第1のゲート電極と第
2のゲート電極との電気的絶縁特性を向上させることが
可能となる。
[実施例] 以下、本発明の一実施例を図を用いて説明する。
第1A図および第1B図は本発明による浮遊ゲート型不揮
発性MOSメモリのゲート電極をその製造工程に従って示
した断面図である。
第1A図に示すように、シリコン基板1の一主面上に、
フィールド酸化膜2および第1ゲート酸化膜3を形成す
る。さらに、多結晶シリコン7を化学気相成長法により
約1800Å厚さに形成した後、写真製版技術を用いて多結
晶シリコン膜7をCF4ガスにより異方性プラズマエッチ
ングする。次に、多結晶シリコン膜7にリンなどのn型
不純物を不純物濃度2×1020cm-3で拡散し、下層第1ゲ
ート電極7を形成する。次いで、多結晶シリコンの下層
第1ゲート電極7を熱酸化処理することにより膜厚が約
100Åの酸化膜8を形成する。さらにその上に、多結晶
シリコン膜9を化学的気相成長法により膜厚約1800Åに
形成した後、写真製版技術を用いて多結晶シリコン膜9
をCF4ガスにより異方性プラズマエッチングする。そし
て、この多結晶シリコン膜9にリンなどのn型不純物を
不純物濃度6×1020cm-3で拡散し、上層第1ゲート電極
9を形成する。
次いで、第1B図に示すように、多結晶シリコンの上層
第1ゲート電極9を熱酸化処理し膜厚約600Åの第2ゲ
ート酸化膜5を形成する。そして、その上に多結晶シリ
コン膜6を約3000Å厚さに化学気相成長法により堆積
し、第2ゲート電極6を形成する。
以上のように構成した場合、第1ゲート電極は酸化膜
8を介して2層に分離され、その上層電極9と下層電極
7ではそれぞれ異なったリン濃度にすることができる。
すなわち、上層電極に対しては高濃度のリンを拡散し、
また下層電極に対しては低濃度のリンを拡散することに
より絶縁耐圧が高い電極を有する不遊ゲート型不揮発性
MOSメモリが製造される。
[発明の効果] 以上のように、本発明によれば、第1のゲート電極の
不純物濃度の高い一方の電極を不純物濃度の低い他方の
電極の上面および両側面を覆うように形成するととも
に、第2のゲート電極を第1のゲート電極の不純物濃度
の高い一方の電極の上面および両側面とのみ対向するよ
うに構成したので、一方の電極を多結晶シリコンで形成
しその不純物濃度の高い多結晶シリコンを熱酸化するこ
とによって一方の電極の表面に絶縁性の高い絶縁膜を形
成すれば、第1のゲート電極と第2のゲート電極とはそ
の絶縁性の高い絶縁膜によってのみ電気的絶縁が行なわ
れることになり、第1のゲート電極と第2のゲート電極
との間の絶縁耐圧を向上させることができる。
【図面の簡単な説明】
第1A図および第1B図は、本発明の実施例の半導体装置の
製造工程を示す断面図である。 第2A図および第2B図は、従来の半導体装置の製造工程を
示す断面図である。 図において、3は第1ゲート酸化膜、5は第2ゲート酸
化膜、6は第2ゲート電極、7は下層第1ゲート電極、
8は酸化膜、9は上層第1ゲート電極を示す。 なお、図中同一符号は同一または相当する部分を示す。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁膜中に設けられた浮遊ゲートである第
    1のゲート電極と、前記第1のゲート電極の上に前記絶
    縁膜を介して設けられた制御ゲートである第2のゲート
    電極とを備えた半導体装置において、 前記第1のゲート電極は酸化膜を介して分離して積層し
    た2層の電極を備えており、 前記2層の電極のうち、前記第2のゲート電極側に位置
    する一方の電極は、相対的に不純物濃度が高くなるよう
    に不純物が拡散され、他方の電極は相対的に不純物濃度
    が低くなるように不純物が拡散されており、 前記第1のゲート電極の一方の電極は前記酸化膜を介し
    て前記他方の電極の上面および両側面を覆うように形成
    されており、前記第2のゲート電極は前記絶縁膜を介し
    て前記一方の電極の上面および両側面を覆うとともに前
    記一方の電極の上面および両側面とのみ対向するように
    形成されている、半導体装置。
  2. 【請求項2】前記2層の電極に拡散されている不純物が
    リンである特許請求の範囲第1項記載の半導体装置。
JP62291369A 1987-11-17 1987-11-17 半導体装置 Expired - Lifetime JP2603088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62291369A JP2603088B2 (ja) 1987-11-17 1987-11-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62291369A JP2603088B2 (ja) 1987-11-17 1987-11-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH01132169A JPH01132169A (ja) 1989-05-24
JP2603088B2 true JP2603088B2 (ja) 1997-04-23

Family

ID=17768025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62291369A Expired - Lifetime JP2603088B2 (ja) 1987-11-17 1987-11-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2603088B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229631A (en) * 1990-08-15 1993-07-20 Intel Corporation Erase performance improvement via dual floating gate processing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770625B2 (ja) * 1983-06-29 1995-07-31 三菱電機株式会社 半導体記憶装置
JPS61255071A (ja) * 1985-05-07 1986-11-12 Mitsubishi Electric Corp 半導体集積回路装置
JPS61294870A (ja) * 1985-06-21 1986-12-25 Nec Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JPH01132169A (ja) 1989-05-24

Similar Documents

Publication Publication Date Title
EP0130736A2 (en) Processes for making integrated circuit single FET and storage capacitor memory cells
US4700459A (en) Method of manufacturing a semiconductor device with overlapping strip electrodes
US6521942B2 (en) Electrically programmable memory cell
JP2603088B2 (ja) 半導体装置
JP2828438B2 (ja) 半導体素子のポリサイド層形成方法
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
JP2604021B2 (ja) 半導体装置の製造方法
JPS61225851A (ja) 半導体装置及びその製造方法
JP2950620B2 (ja) 半導体装置
JPH0142147B2 (ja)
JPH0376033B2 (ja)
JP2750171B2 (ja) 半導体装置の製造方法
JPH0685273A (ja) 不揮発性半導体メモリ装置
JP2969722B2 (ja) 半導体集積回路装置及びその製造方法
JP3194303B2 (ja) 半導体装置
JPH10335457A (ja) 半導体装置及びその製造方法
JPH10335586A (ja) 半導体装置及びその製造方法
JPS6132568A (ja) 半導体装置の製造方法
JPS61135119A (ja) 半導体装置の製造方法
JPS6145859B2 (ja)
JPH07326749A (ja) 半導体装置とその製造方法
JPS61166158A (ja) 多層配線部材の製造方法
JPH0573348B2 (ja)
JPS62165369A (ja) 半導体装置の製造方法
JPH06132495A (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term