JPS6135617A - 高電圧駆動回路 - Google Patents
高電圧駆動回路Info
- Publication number
- JPS6135617A JPS6135617A JP15835284A JP15835284A JPS6135617A JP S6135617 A JPS6135617 A JP S6135617A JP 15835284 A JP15835284 A JP 15835284A JP 15835284 A JP15835284 A JP 15835284A JP S6135617 A JPS6135617 A JP S6135617A
- Authority
- JP
- Japan
- Prior art keywords
- node
- level
- high voltage
- inverter circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明はCMO8構成のPROM、PLA、PALなど
の半導体装置において、デコーダのワードラインなどと
して使用され、低電圧系の入力信号により高電圧系の回
路を動作させるための高電圧駆動回路に関するものであ
る。
の半導体装置において、デコーダのワードラインなどと
して使用され、低電圧系の入力信号により高電圧系の回
路を動作させるための高電圧駆動回路に関するものであ
る。
(従来技術)
低電圧(vl)系の信号で高電圧(v2)系の回路のス
イッチングを行なう高電圧駆動回路の一例を第2図に示
す。
イッチングを行なう高電圧駆動回路の一例を第2図に示
す。
I2は高電圧系のCMOSインバータ回路で、PMOS
トランジスタQ3とNMOSトランジスタQ4にて構成
されており、PMOSトランジスタQ3のソースは高電
圧(v2)電源端子に接続され、NMo5トランジスタ
Q4のソースは接地・されている。
トランジスタQ3とNMOSトランジスタQ4にて構成
されており、PMOSトランジスタQ3のソースは高電
圧(v2)電源端子に接続され、NMo5トランジスタ
Q4のソースは接地・されている。
Ilは低電圧系の入力端子につながる低電圧素インバー
タ回路で二その出力端はNMOSトランジスタQlを介
して高電圧系インバータ回路工2の入力端に接続されて
いる。このNMo5トランジスタQtは入力端子側に高
電圧が印加されるのを防止するための回路であり、その
ゲートには低電源電圧v1が印加されている。高電圧系
インバータ回路工2の入力端はまた、PMOSトランジ
スタQ2を介して高電圧電源端子に接続されており。
タ回路で二その出力端はNMOSトランジスタQlを介
して高電圧系インバータ回路工2の入力端に接続されて
いる。このNMo5トランジスタQtは入力端子側に高
電圧が印加されるのを防止するための回路であり、その
ゲートには低電源電圧v1が印加されている。高電圧系
インバータ回路工2の入力端はまた、PMOSトランジ
スタQ2を介して高電圧電源端子に接続されており。
そのPMOSトランジスタQ2のゲートにはインバータ
回路I2の出′力信号が印加されている。
回路I2の出′力信号が印加されている。
この高電圧駆動回路は、入力信号であるノードN1の信
号は0〜vlの範囲のレベルをもち、出力信号であるノ
ードNGの信号はO〜■2の範囲1のレベルをもつもの
である。
号は0〜vlの範囲のレベルをもち、出力信号であるノ
ードNGの信号はO〜■2の範囲1のレベルをもつもの
である。
この高電圧駆動回路でノードN+がし、ノードN3がv
2の状態からノードNlの信号を°H(=V1)にする
と、ノードN2の信号はvlよりMOSトランジスタQ
lのしきい値電圧Vthtだけ低電(V 1−Vt’h
t ) トなす、ソれニヨリノートN3の出力信号レベ
ルがv2より少し降下しMOSトランジスタQ2がオン
番;なることによりノードN2がv2まで上昇し、イン
バータ回路■2のMOSトランジスタQ3がオフ、Q4
がオンとなってノードN3の出力信号が完全にLになる
。
2の状態からノードNlの信号を°H(=V1)にする
と、ノードN2の信号はvlよりMOSトランジスタQ
lのしきい値電圧Vthtだけ低電(V 1−Vt’h
t ) トなす、ソれニヨリノートN3の出力信号レベ
ルがv2より少し降下しMOSトランジスタQ2がオン
番;なることによりノードN2がv2まで上昇し、イン
バータ回路■2のMOSトランジスタQ3がオフ、Q4
がオンとなってノードN3の出力信号が完全にLになる
。
次に、ノードN1をLにすると、今度は逆にインバータ
回路■2のMOSトランジスタQ3がオン、Q4がオフ
となって、ノードN3にはMOSトランジスタQ3から
電源v2が供給され出力信号レベルはv2になる。
回路■2のMOSトランジスタQ3がオン、Q4がオフ
となって、ノードN3にはMOSトランジスタQ3から
電源v2が供給され出力信号レベルはv2になる。
一般に、この回路でノードN3の信号レベルの立上りを
高速にするためMOSトランジスタQ3のサイズを大き
くすることが行なわれる。
高速にするためMOSトランジスタQ3のサイズを大き
くすることが行なわれる。
しかし、MOSトランジスタQ4のサイズに比べてMO
SトランジスタQ3のサイズのみを大きくするとインバ
ータ回路■2のしきい値電圧が上昇する。その結果、ノ
ードN3の信号レベルの立下りの状態は第3図に破線で
示されるように、ノードN1の信号レベルがHになって
からノードN3・がLになるまでの遅延時間が非常に大
きくなる。
SトランジスタQ3のサイズのみを大きくするとインバ
ータ回路■2のしきい値電圧が上昇する。その結果、ノ
ードN3の信号レベルの立下りの状態は第3図に破線で
示されるように、ノードN1の信号レベルがHになって
からノードN3・がLになるまでの遅延時間が非常に大
きくなる。
これは、ノードN2のレベルが(V z −Vtht
)となってもインバータ回路■2のしきい値電圧が高い
ためノードN3のレベルの低下が少なく、そのためMO
S トランジスタQ2を通じてノードN2へ供給される
充電電流が僅かとなるためである。インバータ回路I2
のしきい値の上昇の程度がさらに増すと、ノードN1の
ルベルがHになってもインバータ回路I2が反転しない
ことにもなる。
)となってもインバータ回路■2のしきい値電圧が高い
ためノードN3のレベルの低下が少なく、そのためMO
S トランジスタQ2を通じてノードN2へ供給される
充電電流が僅かとなるためである。インバータ回路I2
のしきい値の上昇の程度がさらに増すと、ノードN1の
ルベルがHになってもインバータ回路I2が反転しない
ことにもなる。
そこで、MoSトランジスタQ3のサイズを大きくする
場合にはMOSトランジスタQ4のサイズも大きくして
、インバータ回路I2のしきい値が適当な大きさになる
ように設計しなければならないが、今度はチップサイズ
が増大するという問題が発生する。
場合にはMOSトランジスタQ4のサイズも大きくして
、インバータ回路I2のしきい値が適当な大きさになる
ように設計しなければならないが、今度はチップサイズ
が増大するという問題が発生する。
(目的)
本発明は、このような高電圧駆動回路において。
チップ面積を大幅に増大させないで高速動作を可能にす
ることを目的とするものである。
ることを目的とするものである。
(構成)
本発明の高電圧駆動回路は、その高電圧系インパーク回
路の出力端に放電用のNMo5トランジスタを接続し、
とのNMOSトランジスタのゲートには低電圧系入力信
号を印加したことを特徴とするものである。
路の出力端に放電用のNMo5トランジスタを接続し、
とのNMOSトランジスタのゲートには低電圧系入力信
号を印加したことを特徴とするものである。
以下、実施例により本発明を具体的に説明する。
第1Hは本発明の一実施例を表おし、第2図と同一部分
には同一符号を付しである。
には同一符号を付しである。
高電圧系インバータ回路I2、低電圧系インバータ回路
I1.MOSトランジスタQl、Q2の結合関係は第2
図のものと同一である。
I1.MOSトランジスタQl、Q2の結合関係は第2
図のものと同一である。
本実施例では、インバータ回路I2の出力ノードN3に
NMOSトランジスタQ5のドレインが接続され、この
MOSトランジスタQ5のソースが接地されゲートがノ
ードN1に接続されている。
NMOSトランジスタQ5のドレインが接続され、この
MOSトランジスタQ5のソースが接地されゲートがノ
ードN1に接続されている。
本実施例の動作を第1Wiと第3図により説明する。ノ
ードN1の信号レベルがHとなって出力ノードN3の信
号が立下る場合、第3図に実線に示されるようにノード
NlのH信号によりMOS)−ランジスタQ5がオンと
なってノードN3の信号レヘルの下降が早くなる。その
ため、MOSトラシジスタQ2のイン゛ビーダンスが下
がり、ノードN2の電圧上昇が早まることにより、ノー
ドNzのレベルがHになってからノードN3のレベルが
Lになるまでの遅延時間が短縮される。このことはMO
SトランジスタQaとQ4にQ5を加えた高電圧系イン
バータ回路のしきい値電圧を実質的に下げることに相当
する。
ードN1の信号レベルがHとなって出力ノードN3の信
号が立下る場合、第3図に実線に示されるようにノード
NlのH信号によりMOS)−ランジスタQ5がオンと
なってノードN3の信号レヘルの下降が早くなる。その
ため、MOSトラシジスタQ2のイン゛ビーダンスが下
がり、ノードN2の電圧上昇が早まることにより、ノー
ドNzのレベルがHになってからノードN3のレベルが
Lになるまでの遅延時間が短縮される。このことはMO
SトランジスタQaとQ4にQ5を加えた高電圧系イン
バータ回路のしきい値電圧を実質的に下げることに相当
する。
いま、第2図におけるMOSトランジスタQ4のサイズ
を第1図におけるMOSトランジスタQ4とQ5の和に
等しくした場合の両回路の出力信号立下り速度を比較し
てみると、第1図のMOSトランジスタQ5のゲート電
圧がMoSトランジスタQ4のゲート電圧よりVthl
たけ高いので、MOSトランジスタQ5のインピーダン
スが下がり、したがって同じ立下り速度を達成するので
あれば第1図のMOS)−ランジスタQ4とQらを合せ
たサイズの方が第2図のMOSトランジスタQ41個の
サイズよりも小さくできることになる。
を第1図におけるMOSトランジスタQ4とQ5の和に
等しくした場合の両回路の出力信号立下り速度を比較し
てみると、第1図のMOSトランジスタQ5のゲート電
圧がMoSトランジスタQ4のゲート電圧よりVthl
たけ高いので、MOSトランジスタQ5のインピーダン
スが下がり、したがって同じ立下り速度を達成するので
あれば第1図のMOS)−ランジスタQ4とQらを合せ
たサイズの方が第2図のMOSトランジスタQ41個の
サイズよりも小さくできることになる。
このことは、出力信号立上り速度を大きくするためにM
OSトランジスタQF3のサイズを大きくした場合でも
、MOSトランジスタQ5があるためにMoSトランジ
スタQ4のサイズを従来の場合はど大きくしなくてもよ
いことを意味している。
OSトランジスタQF3のサイズを大きくした場合でも
、MOSトランジスタQ5があるためにMoSトランジ
スタQ4のサイズを従来の場合はど大きくしなくてもよ
いことを意味している。
実施例ではlMo5トランジスタQ5のゲートをMoS
トランジスタQ1の直前のノードN1に接続しているが
、例えばPALやPLAでは入力信号として相反信号が
用いられるため、このMOSトランジスタQ5のゲート
はインバータ回路11より前のノードに接続することが
できる。その場合にはMOSトランジスタQ5のゲート
電圧の遅延が一層少なくなり、ノードN3の立下り速度
をさらに速くすることができる。
トランジスタQ1の直前のノードN1に接続しているが
、例えばPALやPLAでは入力信号として相反信号が
用いられるため、このMOSトランジスタQ5のゲート
はインバータ回路11より前のノードに接続することが
できる。その場合にはMOSトランジスタQ5のゲート
電圧の遅延が一層少なくなり、ノードN3の立下り速度
をさらに速くすることができる。
(効果)
本発明によれば高電圧系インバータ回路の出力ノードに
付加されたNMO8)−ランジスタの作用により出力レ
ベルの立下り速度が速くなるので、チップ面積の増加を
最小限に抑えて高速化を図ることのできる高電圧駆動回
路を達成することかで・きる。
付加されたNMO8)−ランジスタの作用により出力レ
ベルの立下り速度が速くなるので、チップ面積の増加を
最小限に抑えて高速化を図ることのできる高電圧駆動回
路を達成することかで・きる。
第1図は本発明の一実施例を示す回路図、第2図は従来
の高電圧駆動回路の一例を示す回路図、第3図は両回路
の動作を比較するための各ノードの信号レベルを示す図
である。 Il・・・・・・低電圧系インバータ回路、 工2・
旧・°高電圧系インバータ回路、 Ql 、Q2.Q−
=・・・・・・MoSトランジスタ。
の高電圧駆動回路の一例を示す回路図、第3図は両回路
の動作を比較するための各ノードの信号レベルを示す図
である。 Il・・・・・・低電圧系インバータ回路、 工2・
旧・°高電圧系インバータ回路、 Ql 、Q2.Q−
=・・・・・・MoSトランジスタ。
Claims (1)
- (1)高電圧系インバータ回路の入力端にNMOSトラ
ンジスタを介して低電圧系入力信号が入力され、該イン
バータ回路の入力端にはまた該インバータ回路の出力信
号により制御されるPMOSトランジスタにより電源が
供給される高電圧駆動回路において、 前記インバータ回路の出力端に放電用のNMOSトラン
ジスタを接続し、該NMOSトランジスタのゲートには
前記入力信号を印加したことを特徴とする高電圧駆動回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15835284A JPS6135617A (ja) | 1984-07-27 | 1984-07-27 | 高電圧駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15835284A JPS6135617A (ja) | 1984-07-27 | 1984-07-27 | 高電圧駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6135617A true JPS6135617A (ja) | 1986-02-20 |
JPH0576811B2 JPH0576811B2 (ja) | 1993-10-25 |
Family
ID=15669774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15835284A Granted JPS6135617A (ja) | 1984-07-27 | 1984-07-27 | 高電圧駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6135617A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01213022A (ja) * | 1988-02-22 | 1989-08-25 | Toshiba Corp | 電圧レベル変換回路 |
JPH01288010A (ja) * | 1988-05-16 | 1989-11-20 | Toshiba Corp | ドライバ回路 |
JPH07326958A (ja) * | 1994-05-31 | 1995-12-12 | Nec Corp | 半導体集積回路装置 |
JP2011015402A (ja) * | 2009-07-02 | 2011-01-20 | Arm Ltd | 電圧レベルシフタ |
-
1984
- 1984-07-27 JP JP15835284A patent/JPS6135617A/ja active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01213022A (ja) * | 1988-02-22 | 1989-08-25 | Toshiba Corp | 電圧レベル変換回路 |
JPH01288010A (ja) * | 1988-05-16 | 1989-11-20 | Toshiba Corp | ドライバ回路 |
JPH07326958A (ja) * | 1994-05-31 | 1995-12-12 | Nec Corp | 半導体集積回路装置 |
JP2011015402A (ja) * | 2009-07-02 | 2011-01-20 | Arm Ltd | 電圧レベルシフタ |
Also Published As
Publication number | Publication date |
---|---|
JPH0576811B2 (ja) | 1993-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060226873A1 (en) | Level shifter translator | |
EP0675601B1 (en) | Circuit for enhancing logic transitions appearing on a line | |
JPH01132213A (ja) | リセット信号発生回路 | |
US4638182A (en) | High-level CMOS driver circuit | |
JPH10173511A (ja) | 電圧レベルシフチング回路 | |
JPH0287819A (ja) | BiCMOS論理回路 | |
JP2001060667A (ja) | 半導体集積回路 | |
US6353568B1 (en) | Dual threshold voltage sense amplifier | |
JPS6135617A (ja) | 高電圧駆動回路 | |
US5495187A (en) | CMOS input with Vcc compensated dynamic threshold | |
JPH0446013B2 (ja) | ||
EP0619652A2 (en) | Data output circuit | |
EP0068892A2 (en) | Inverter circuit | |
JPH0254698B2 (ja) | ||
JPH0685497B2 (ja) | 半導体集積回路 | |
US5426377A (en) | BiMIS circuit | |
US6188245B1 (en) | Bus circuit which prevents current from flowing from a power supply of one circuit to a power supply of another circuit for a predetermined period | |
JPH03250813A (ja) | 出力回路 | |
KR940006507B1 (ko) | 출력버퍼회로 | |
KR940005871Y1 (ko) | 슬루 레이트 조절 출력버퍼 | |
KR100432482B1 (ko) | 고속의전압스윙제한용풀업회로 | |
JP2864494B2 (ja) | 半導体集積回路 | |
US5051624A (en) | High speed level converter to convert a TTL logic signal to a CMOS logic signal | |
JPH0666656B2 (ja) | シユミツトトリガ回路 | |
US5122681A (en) | Synchronous BiCMOS logic gate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |