JPS6132568A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置の製造方法に関するものでアシ、
更に詳記すれば、層間絶縁膜で分離された複層多結晶シ
リコン膜を有する半導体装置の製造方法に関するもので
ある。

（従来の技術） 半導体基板主表面上に多層に形成された導電層は、その
層間に絶縁膜が介在し、上下の導電層間を絶縁分離する
。この様な多層構造の半導体装置の導電層は多結晶シリ
コン膜が多用される。例えば特開昭５１−１１４０７９
号公報第１０図に見られる半導体装置も、メモリセル電
極用多結晶シリコン膜とダート電極用ポリシリコン膜間
に第１絶縁膜用Ｓ　ｉ　Ｏ２が介在している。下層に当
るメモリセル電極用多結晶シリコン膜は、その直下に第
２絶縁膜用Ｓ　ｉ　Ｏ２が介在し、該Ｓ　１０２膜は半
導体基板のアクティブ領域上に形成され、もって容量素
子を構成している。ゲート電極用多結晶シリコン膜は前
言己第１絶縁膜用５１０２を介して、前記メモリセル電
極用多結晶シリコン膜とその一部が重なるように６己さ
れる構成となっている為、結局この第１絶・縁膜用５１
０２は所定の耐圧を満たす膜厚を有するように設計され
る。一方容量素子の誘電体膜を構成する第２絶縁膜用Ｓ
＋０２は、シュリンク（縮少）に伴い容量低下を招くこ
とから、高い誘電率をもつ物質に変えてα線によるソフ
トエラー発生頻度を従来と同等レベルにする構造がｒ　
１９８２アイ・イー・イーイーインターナショナルソリ
ソドーステートサーキットコンフ丁しンス（１９８２Ｉ
ＥＥＥＩＮＴ皿陽−ＴＩＯＮＡＬ　５ＯＬＩＤ−８ＴＡ
ＴＥ　ＣＩＲＣＵＩＴＳ　Ｃ０ＮＦＥＲＥＮＣＥ　）　
Ｊのテクニカルベーノ々−７５頁Ｆｉｇ、　２に示され
ている。

シュリンクに伴う容量低下対策として誘電体膜に高い誘
電率をもつ、例えばシリコン窒化膜とシリコン酸化膜と
の複合膜を用いた従来の半導体記憶装置の製法を以下に
述べる。

第２図（、）乃至（Ｃ）は１トランジスタ・セル構造の
半導体記憶装置を得る従来製法の工程断面図であり、（
ａ）に示すように第１導電形半導体基板、例えばＰ形シ
リコン基板１の主表面に選択的にフ（−ルド酸化膜２を
形成し、アクティブ領域表面３に薄い酸化膜４を形成し
た後、この薄い酸化膜４を含む主表面にシリコン窒化膜
５及び多結晶シリコン膜６を順次形成する。又図示して
いないが厚い酸化膜２の直下のシリコン基板１には、第
２導電形の不純物領域がイオン注入法などにより形成さ
れている。次に（ｂ）に示すようにアクティブ領域表面
３上の薄い酸化膜４、シリコン窒化膜５及び多結晶シリ
コン膜６の一部を公知の写真蝕刻法を用いて除去し、シ
リコン基板１を露出させる。次に（ｃ）に示すように露
出したシリコン基板１の表面に公知の熱酸化法によシリ
コン酸化膜７を形成する。この際同時に多結晶シリコン
膜６上もシリコン酸化膜７で覆われる。そしてこのシリ
コン酸化膜７上に多結晶シリコン膜８を被着し、該多結
晶シリコン膜８中に燐をドーグ後、公知の写真蝕刻法に
より前記多結晶シリコン膜８をノ母ターニングする。以
上が１トランジスタ・セルのシリコングー　）　ＭＯ８
形半導体記憶装置に於けるトランスファゲート電極（多
結晶シリコン膜８）と、セルキャ・ぐシタ電極（多結晶
シリコン膜６）とを絶縁・分離する層間絶縁膜の従来法
による形成方法である。

（発明が解決しようとする問題点） 例えばセルキャノクシタの誘電体膜に酸化膜−窒化膜の
複合膜を用いたこの種半導体記憶装置に於ける従来の層
間絶縁膜形成法は、耐圧特性が劣化するという問題に遭
遇する。即ち第１図（Ｃ）工程でのシリコン酸化膜７（
層間絶縁膜）形成時に、セルキャパシタ電極を成す多結
晶シリコン膜６直下のシリコン窒化膜５の存在により、
セルキャパシタ電極を成す多結晶シリコン膜６の側面下
端部では第３図に拡大して示すように、シリコン酸化膜
７の成長速度が遅く、例えば側面上端部に比べ約１７１
のＩＩＩ！厘愼）−弁うて現れる。この為、トランスフ
丁ダート電極部９と書ルキャパシタ電極部ｌθとの耐圧
は、この部分の膜厚によジ決定され、設計通りの耐圧以
下となることがしばしば起るものである。

（問題点を解決するだめの手段） この発明は、耐酸化性被膜上に形成した第１の多結晶シ
リコン膜表層を酸化してシリコン酸化膜を形成し、この
シリコン酸化膜上に第２の多結晶シリコン膜を被着する
半導体装置の製造方法に於て、前記第１の多結晶シリコ
ン膜表層を酸化してシリコン酸化膜を形成するに先立ち
、この第１の多結晶シリコングーン膜ジ下部で露出する
前記耐酸化性被膜を、酸化膜或は酸化膜に変質し得る膜
でくるむ様に被覆した後、酸化性雰囲気中で熱処理して
前記第２の多結晶シリコン膜直下に厚さのほぼ均一な熱
生成酸化膜を形成するものである。

（作用） この発明方法に於ける特徴的な作用は、第１の多結晶シ
リコンと耐酸化性被膜の共通終端部側面に露出しだ耐酸
化性被膜を、酸化膜或は酸化膜に変質し得る膜、例えば
多結晶シリコンでくるんだ後、この多結晶シリコン膜及
び前記第１の多結晶シリコン膜の各表層を所定の厚さに
絶縁物化することによシ、前記共通終端部側面は厚いシ
リコン酸化膜によって覆われ、結局第１の多結晶シリコ
ン膜がシリコン酸化膜の奥深く位置することになシ、こ
の共通終端部側面を含むシリコン酸化膜上に形成される
第２の多結晶シリコン膜との高い絶縁性を確保する。

（実施例） 第１図（ａ）乃至（ｄ）は、本発明方法の一実施例製法
を示す工程断面図で、１トランジスタ・セル構造をもつ
半導体記憶装置の製造に適用したものである。

まず（、）に示すように半導体基板１０として１００面
を有するＰ形シリコン基板を用い、該シリコン基板１０
の主表面に厚い絶縁膜、例えば公知のＬＯＧＯ８技法に
よって前記シリコン基板１０に埋置したフィールド酸化
膜１ノを形成する。このフィールド酸化膜１ノの選択的
形成によシ画されたアクティブ領域１２上には、１００
〜２００Ｘ程度のシリコン酸化膜１３（以下第１ダート
酸化膜と呼称することもある）が形成され、更に１ｏｏ
〜２００Ｘのシリコン窒化膜１４及び３３００〜４００
０Ｘ程度の多結晶シリコン膜１５を形成した後、この多
結晶シリコン膜１５（以下セル・キャパシタ電極と称す
ることもある。）にリンをドーグし、前記シリコン窒化
膜１４及び多結晶シリコレ膜１５をパターニングする。

このパターニングによシ、アクティブ領域１２上及びフ
ィールド酸化膜ｌｌ上で終端した多結晶シリコン膜１５
のエツジは、マルで囲んで示すように窒化シリコン膜１
４が露出している。

次に（ｂ）に示すように公知のＬＰＣＶＤ法にょシ全面
に多結晶シリコン膜１６を５００Ｘ程度被着し、その後
リアクティブ・イオン・エラ＋　７り（ＲＩＥ）法によ
シこの多結晶シリコン膜１６を僅がオーバエツチングす
る。これによりフィールド酸化膜１１、第１ダート酸化
膜１３、セル・キヤ”’／夕Ｎ極１５上の多結晶シリコ
ン膜１６は完全に除去されるが、セル・キャパシタ電極
１５のエツジに被着した多結晶シリコン膜１６は図示す
るように残存し、セル・キャパシタ電極１５のエツジで
露出していたシリコン窒化膜１４はこの多結晶シリコン
膜１６でくるまれ、結局シリコン窒化膜１４は多結晶シ
リコン膜１５及び１６で完全に包囲される。

次に（ｃ）で示すように前記多結晶シリコン膜１６のエ
ツチングによシ削られ尚残存し露出している第１ケ゛−
ト酸化膜１３を除去し、アクティブ領域１２の一部表面
、即ち／リコン基板１０を露出させた後、この露出した
シリコン基板１０上にウェット酸素雰囲気中で熱処理し
て２５０〜４００Ｘ程度の第２ケ゛−ト酸化膜１７を形
成する。この際、セル・キャパシタ電極１５の表層及び
該キャノ９シタ電極工、ジに被着された前回（ｂ）で示
した多結晶７リコン膜１６の表層も同時に酸化される。

特にセル・キャパシタ電極１５のエツジは比較的厚い酸
化膜が形成されることに注視されたい。そしてこの第２
ケ８−ト酸化膜１７上を含む全面に、ＬＰＣＶＤ法によ
って多結晶シリコン１８を２５００〜３５００Ｘ程度の
厚さに形成し、リンドーグした後、パターニングしてト
ランスファゲート電極部１９を形成する。以降の工程、
例えばドレイン領域の形成、ＰＳＧ膜の形成、コンタク
ト孔の形成等を行って半導体装置を完成するが、この実
施例では以降の工程を省略しである。

同上記した実施例では１．セル・キャパシタ電極のエツ
ジに被着した多結晶シリコン膜１６をノンドーゾポリシ
リコン膜として説明したが、リンを１〜５．Ｘ１’０２
０α−５程度の濃度にドーグした後、酸化させれば、第
２ダート酸化膜１７の形成時に前記セル・キャパシタ電
極１５のエツジに残存した多結晶シリコン膜の酸化速度
は、第２ケ゛−ト酸化膜１７の成長速度に比べ１．５〜
２５倍の速さで進行し、厚い酸化膜が多結晶シリコン電
極１５．１８間に形成できる。しかしながら本発明方法
を１トランジスタ・セル構造の半導体記憶装置に採用す
る時は、セル・キャパシタ直下に貯蔵されたデータの伝
送スピードと多結晶シリコン電極間の必要な耐圧とをバ
ランスして設計する必要があることに注意されたい。

更に上記した実施例ではセル・キヤ・ぐシタ電極のエツ
ジに露出するシリコン窒化膜を多結晶シリコンでくるむ
様に被覆したが、二酸化シリコン膜のような絶縁物によ
って行っても良い。伺この場合も異方性工、チングの代
表的な技法であるリアクティブ・イオン・エツチング法
によシ行うことは言うまでもない。更に本実施例に於て
は、耐酸化性被膜としてシリコン窒化膜を例にして説明
したがアルミナ膜やタルタルオキサイド膜などでも良い
。

（発明の効果） この発明方法に従えば、耐酸化性物質上に形成された多
結晶シリコン膜の終端部、即ち段差部でこの多結晶シリ
コン膜上に形成される多結晶シリコン膜との耐圧劣化が
大幅に改善され、多結晶シリコン膜による多層配線構造
の信頼性、歩留々どに大きく寄与する。

【図面の簡単な説明】

第１図（、）乃至（ｃ）は本発明方法の一実施例製法を
示す工程断面図、第２図（、）乃至（ｃ）は従来の半導
体装置の製造方法を説明する工程断面図、第３図は従来
の製法に基づく欠陥部を拡大して示す断面図である。 １０・・・半導体基板、１１・・・フィールド酸化膜、
１２・・・アクティブ領域、１３・・・シリコン酸化膜
、１４・・・シリコン窒化膜、１５，１６．１８・・・
多結晶シリコン膜、１７・・・第２ダート酸化膜、１９
・・トランスファケ゛−ト電極部。 特許出願人　沖電気工業株式会社 宮崎沖電気株式会社 第１図 ミ １３　＞リコン鋼材り硝ｋ（第１グーに含Ｉし曖）、１
６ 」 ］８ Ｉ７

Claims (4)

【特許請求の範囲】
1. （１）第１の多結晶シリコン膜直下に配置され、この多
   結晶シリコン膜をマスクとして自己整合的にパターニン
   グして得た共通終端部側面をもつ耐酸化性被膜と、前記
   多結晶シリコン膜表層を熱酸化膜に変質させた後、前記
   共通終端部側面を含む前記熱酸化膜上に形成された第２
   の多結晶シリコン膜とを有する半導体装置の製造方法に
   於て、前記共通終端部側面に露出する耐酸化性被膜を酸
   化膜或は酸化膜に変質し得る膜で被覆した後、酸化性雰
   囲気中で熱処理して前記第２の多結晶シリコン膜直下に
   所定厚さの熱酸化膜を形成することを特徴とする半導体
   装置の製造方法。
2. （２）前記耐酸化性被膜はシリコン窒化膜であることを
   特徴とする特許請求の範囲第１項記載の半導体装置の製
   造方法。
3. （３）前記酸化膜に変質し得る膜は多結晶シリコン膜で
   あることを特徴とする特許請求の範囲第１項又は第２項
   記載の半導体装置の製造方法。
4. （４）前記多結晶シリコン膜は不純物が高濃度にドーグ
   された事を特徴とする特許請求の範囲第３項記載の半導
   体装置の製造方法。