JPS61295624A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS61295624A JPS61295624A JP13738985A JP13738985A JPS61295624A JP S61295624 A JPS61295624 A JP S61295624A JP 13738985 A JP13738985 A JP 13738985A JP 13738985 A JP13738985 A JP 13738985A JP S61295624 A JPS61295624 A JP S61295624A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- crystal
- silicon
- grow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は絶縁膜上にシリコン単結晶膜を形成するような
半導体基板の製造方法に関するもので、LSI製造分野
等に利用される。
半導体基板の製造方法に関するもので、LSI製造分野
等に利用される。
(従来技術とその問題点)
近来、シリコン半導体デバイスの高性能化−高密度化を
実現する方法に、絶縁膜上にシリコン単結晶を形成する
。いわゆる80I (sjlicon onsnsul
ator)技術がちり、そのために多くの方法が検討さ
れている。
実現する方法に、絶縁膜上にシリコン単結晶を形成する
。いわゆる80I (sjlicon onsnsul
ator)技術がちり、そのために多くの方法が検討さ
れている。
80Iを形成する一つの方法に、シリコン選択エピタキ
シャル成長を利用した報告がある。例えばヤストレムス
キー(L、Jastrzebski )等は1983年
ジャーナル オブ エレクトロケミカルソサヤテ4−
(J 、 Electrochem、Sac、) 第
130巻1571〜1580ページに掲載された論文に
おいて、第2図に示すように(100) 面方位のシ
5ins表面には堆積することな(Sj衣表面のみまた
第3図に示すように横方向の成長面は(010)面であ
り、厚さ方向の(001)面と等価な(100)面であ
ることから、縦方向(厚さ方向)と横方向の成長速度は
殆んどかわらず、横/M、の成長速度化を1より大きく
することは極めて困難である。
シャル成長を利用した報告がある。例えばヤストレムス
キー(L、Jastrzebski )等は1983年
ジャーナル オブ エレクトロケミカルソサヤテ4−
(J 、 Electrochem、Sac、) 第
130巻1571〜1580ページに掲載された論文に
おいて、第2図に示すように(100) 面方位のシ
5ins表面には堆積することな(Sj衣表面のみまた
第3図に示すように横方向の成長面は(010)面であ
り、厚さ方向の(001)面と等価な(100)面であ
ることから、縦方向(厚さ方向)と横方向の成長速度は
殆んどかわらず、横/M、の成長速度化を1より大きく
することは極めて困難である。
更に第3図のよりに前記方法で20μm幅のSin。
膜パターンを両側からSxを横方向成長させると、エピ
タキシャルSi層が基板面に対し45 頌斜した( 0
11) 面があられれるために、平坦な基板となるに
は図中に示したような成長A程(1〜5)を経るので実
際には厚さが倍近い20μm程度必要であった。より幅
の広−8in、膜上に平坦なSOIそ形成しようとする
とさらに厚くエピタキシャル堆積する必要があジ、第2
図(で示すような方法は効率が悪い。
タキシャルSi層が基板面に対し45 頌斜した( 0
11) 面があられれるために、平坦な基板となるに
は図中に示したような成長A程(1〜5)を経るので実
際には厚さが倍近い20μm程度必要であった。より幅
の広−8in、膜上に平坦なSOIそ形成しようとする
とさらに厚くエピタキシャル堆積する必要があジ、第2
図(で示すような方法は効率が悪い。
(発明の目的)
本発明は、このような従来方法の欠点を除去し工、横方
向成長する際基板面に平行な面が平坦でかつ基板面に対
して垂直な面をもって成長させることが可能で、さらに
、l11方向よシ横方向の成長速度が大きくなるよプな
Siエピタキシャル成長法を用いることKJ″り、絶縁
膜上にシリコン単結晶膜を効率良く形成できる半導体基
板の製造方法を提供することにある。
向成長する際基板面に平行な面が平坦でかつ基板面に対
して垂直な面をもって成長させることが可能で、さらに
、l11方向よシ横方向の成長速度が大きくなるよプな
Siエピタキシャル成長法を用いることKJ″り、絶縁
膜上にシリコン単結晶膜を効率良く形成できる半導体基
板の製造方法を提供することにある。
(発明の構a:)
本発明をよ、シリコン基板上に?3縁膜パターンを形成
し、絶縁膜上には堆積することなく表出したシリコン面
にのみ選択的にシリコンをエピタキシャル長連させて前
記絶縁膜パターン上へ横方向成長させることで絶縁膜上
ベシリコン単結晶膜を形成するような半導体基板の製造
方法において、用いるシリコン基板の面方位を(110
)とし、絶縁膜パターンの方向を基板面に表われる<
100 > 方向と平行とすることを特徴とする半導
体基板の製造方法を与える。
し、絶縁膜上には堆積することなく表出したシリコン面
にのみ選択的にシリコンをエピタキシャル長連させて前
記絶縁膜パターン上へ横方向成長させることで絶縁膜上
ベシリコン単結晶膜を形成するような半導体基板の製造
方法において、用いるシリコン基板の面方位を(110
)とし、絶縁膜パターンの方向を基板面に表われる<
100 > 方向と平行とすることを特徴とする半導
体基板の製造方法を与える。
(構成の詳細な説明)
本発明は、上述の構成をとることにより従来技術の問題
点を改善した。すなわち、シリコン面にのみ選択的にシ
リコンを成長させ得るような条件を用いてSiの気相成
長を行う場合用いるシリコン基板の面方位を(110)
とし、 絶縁膜パターン方向を基板面に表われる<lQ
Q>方向と平行とすることにより、成長速度を(111
)、 (1001,(1103面の屓に大きくすること
ができる。このため、横方向の成長面を基板面と垂直な
(100)面のみにすることができ、例えば(1111
面のよりな、基板面に対して斜めのファセット面の発生
を抑制できる。
点を改善した。すなわち、シリコン面にのみ選択的にシ
リコンを成長させ得るような条件を用いてSiの気相成
長を行う場合用いるシリコン基板の面方位を(110)
とし、 絶縁膜パターン方向を基板面に表われる<lQ
Q>方向と平行とすることにより、成長速度を(111
)、 (1001,(1103面の屓に大きくすること
ができる。このため、横方向の成長面を基板面と垂直な
(100)面のみにすることができ、例えば(1111
面のよりな、基板面に対して斜めのファセット面の発生
を抑制できる。
又、縦方向よりも横方向にSi膜を長く伸ばすことがで
きる。このように本発明によ、り表面が平坦なシリコン
単結晶膜を絶縁膜上に効率良く形成させることができる
。
きる。このように本発明によ、り表面が平坦なシリコン
単結晶膜を絶縁膜上に効率良く形成させることができる
。
(実施例)
以下、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第1図は本発明の詳細な説明するために、主な製造工程
と横方向エピタキシャル成長するSi層の形状の経緯を
示す模式図である。
と横方向エピタキシャル成長するSi層の形状の経緯を
示す模式図である。
P型(110)面方位の単結晶シリコン基板l上に熱酸
化により厚さ約500OAの840. 膜を形成し、
通常の写真蝕刻法とドライエツチング法を用すて垂直断
面形状となるようにS i O,を異方性エツチングす
ることで鶴1図(a)に示すような基板面に表われる<
100>方向に平行な辺を有するストライプ状のSin
、パターン2を形成した。
化により厚さ約500OAの840. 膜を形成し、
通常の写真蝕刻法とドライエツチング法を用すて垂直断
面形状となるようにS i O,を異方性エツチングす
ることで鶴1図(a)に示すような基板面に表われる<
100>方向に平行な辺を有するストライプ状のSin
、パターン2を形成した。
次に、露出したSi表面の汚染層を除去した後、SIH
* C1m HCI f(mガス系を用い減圧化学
気相堆積法により圧力50 Torr 、 基板温度
950’Cの条件で、エピタキシャル成長を行った。
MCIガスを加えることでSin、表面にはSiが堆積
することな(Si表面にのみエピタキシャル成長させる
ことができる。エピタキシャル成長層はその厚さがsl
om膜厚よシ小さいときは縦方向にのみ成長するが%
Sin、膜厚を越えると縦方向とともにSin、i上へ
横方向に成長し、第1図fbJ のような形状が得られ
た。このとき横方向の成長面は基板面に対し垂直となり
(100)面となった。又、こノドきエピタキシャル成
長は縦方向より横方向が大きくなった。この実施例では
その比は1.1であった。さらに成長を続けると、第1
図fc)に示すようにsio、膜パターン2はエビタキ
シャルシリコン層3により児全に平坦に被覆された。こ
のようにして得られたエビタ・[シャルシリコン層3を
5eccoエツチ液でエツチングし、 結晶久陥研価し
たところ、殆んど欠陥が見られ丁、結晶性は良好であっ
た。
* C1m HCI f(mガス系を用い減圧化学
気相堆積法により圧力50 Torr 、 基板温度
950’Cの条件で、エピタキシャル成長を行った。
MCIガスを加えることでSin、表面にはSiが堆積
することな(Si表面にのみエピタキシャル成長させる
ことができる。エピタキシャル成長層はその厚さがsl
om膜厚よシ小さいときは縦方向にのみ成長するが%
Sin、膜厚を越えると縦方向とともにSin、i上へ
横方向に成長し、第1図fbJ のような形状が得られ
た。このとき横方向の成長面は基板面に対し垂直となり
(100)面となった。又、こノドきエピタキシャル成
長は縦方向より横方向が大きくなった。この実施例では
その比は1.1であった。さらに成長を続けると、第1
図fc)に示すようにsio、膜パターン2はエビタキ
シャルシリコン層3により児全に平坦に被覆された。こ
のようにして得られたエビタ・[シャルシリコン層3を
5eccoエツチ液でエツチングし、 結晶久陥研価し
たところ、殆んど欠陥が見られ丁、結晶性は良好であっ
た。
以上、本発明の実施例において絶縁膜として淳さ500
0AのSin、膜を用いたが、材質および膜厚はこれに
限定されるものでなく、基板81層とエピタキシャルS
i層をTL気的に分離できるものであればよい。
0AのSin、膜を用いたが、材質および膜厚はこれに
限定されるものでなく、基板81層とエピタキシャルS
i層をTL気的に分離できるものであればよい。
また、エピタキシャル成長ガス、圧力および基板温度を
それぞれSiHよC1,−H(V−H,ガス、5QTo
rr、950℃としたが、 成長条件はこれに限定され
るものではなく選択的にエピタキシャル成長させ得るよ
うな条件であれば良い。
それぞれSiHよC1,−H(V−H,ガス、5QTo
rr、950℃としたが、 成長条件はこれに限定され
るものではなく選択的にエピタキシャル成長させ得るよ
うな条件であれば良い。
(発明の効果)
本発明の方法を用いることにより、従来の(lOO)
基板を用いた場合に比べて絶縁層上を横方向ニ効率良く
エピタキシャル成長させることができる。このようにし
て得られた基板はソフトエラー低減やラッチアップ防止
に極めて有効で、本発明はLSI製造分野に多大の効果
をもたらす。
基板を用いた場合に比べて絶縁層上を横方向ニ効率良く
エピタキシャル成長させることができる。このようにし
て得られた基板はソフトエラー低減やラッチアップ防止
に極めて有効で、本発明はLSI製造分野に多大の効果
をもたらす。
第1図(a)〜(C)は本発明の実施例における主な製
造工程と横方向エピタキシャル成長する84層の形状の
経緯を示す斜視図である。 兜2図(a)〜(C)は、従来法を用いて5ins膜パ
ターン上にSi単結晶層を形成する経緯を概念的に示し
た模式的断面図である。 第3図は従来法によ、りsio、膜ノくターン上に平坦
なf3i層が形成される経緯を示す断面模式図である。 図において、 1・・・・・・tllo)8i基板、 2・・・・・
・<100>SiQ糞膜パターン、3.23.33・・
・・・・エピタキシャルS1層、 22.32・・・・
・・810m膜、21.31・・・・・・(100)S
i基板。 ;、(−− 第1図 第2図
造工程と横方向エピタキシャル成長する84層の形状の
経緯を示す斜視図である。 兜2図(a)〜(C)は、従来法を用いて5ins膜パ
ターン上にSi単結晶層を形成する経緯を概念的に示し
た模式的断面図である。 第3図は従来法によ、りsio、膜ノくターン上に平坦
なf3i層が形成される経緯を示す断面模式図である。 図において、 1・・・・・・tllo)8i基板、 2・・・・・
・<100>SiQ糞膜パターン、3.23.33・・
・・・・エピタキシャルS1層、 22.32・・・・
・・810m膜、21.31・・・・・・(100)S
i基板。 ;、(−− 第1図 第2図
Claims (1)
- シリコン基板上に絶縁膜パターンを形成し、絶縁膜上に
は堆積することなく表出したシリコン面にのみ選択的に
シリコンをエピタキシャル成長させて前記絶縁膜パター
ン上へ横方向成長させることで絶縁膜上にシリコン単結
晶膜を形成するような半導体基板の製造方法において、
用いるシリコン基板の面方位を{110}とし、絶縁膜
パターンの方向を基板面に表われる<100>方向と平
行とすることを特徴とする半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13738985A JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13738985A JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61295624A true JPS61295624A (ja) | 1986-12-26 |
JPH0626181B2 JPH0626181B2 (ja) | 1994-04-06 |
Family
ID=15197537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13738985A Expired - Lifetime JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0626181B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4971928A (en) * | 1990-01-16 | 1990-11-20 | General Motors Corporation | Method of making a light emitting semiconductor having a rear reflecting surface |
JP2006521015A (ja) * | 2003-03-12 | 2006-09-14 | エーエスエム アメリカ インコーポレイテッド | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
JP2008135720A (ja) * | 2006-11-27 | 2008-06-12 | Soitec Silicon On Insulator Technologies | 表面を改善する方法 |
CN104821290A (zh) * | 2015-03-11 | 2015-08-05 | 上海华虹宏力半导体制造有限公司 | 基于选择性外延制作soi的方法 |
-
1985
- 1985-06-24 JP JP13738985A patent/JPH0626181B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4971928A (en) * | 1990-01-16 | 1990-11-20 | General Motors Corporation | Method of making a light emitting semiconductor having a rear reflecting surface |
JP2006521015A (ja) * | 2003-03-12 | 2006-09-14 | エーエスエム アメリカ インコーポレイテッド | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
JP2008135720A (ja) * | 2006-11-27 | 2008-06-12 | Soitec Silicon On Insulator Technologies | 表面を改善する方法 |
JP2012114453A (ja) * | 2006-11-27 | 2012-06-14 | Soytec | 表面を改善する方法 |
CN104821290A (zh) * | 2015-03-11 | 2015-08-05 | 上海华虹宏力半导体制造有限公司 | 基于选择性外延制作soi的方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0626181B2 (ja) | 1994-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4698316A (en) | Method of depositing uniformly thick selective epitaxial silicon | |
JP2002531945A (ja) | 横方向成長による窒化ガリウム層の製造 | |
JPH01241823A (ja) | 半導体装置の製造方法 | |
JP2006523033A (ja) | シリコン上に単結晶GaNを成長させる方法 | |
JP2660064B2 (ja) | 結晶物品及びその形成方法 | |
JPS61295624A (ja) | 半導体基板の製造方法 | |
JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
JPS60193324A (ja) | 半導体基板の製造方法 | |
JP2002025916A (ja) | ヘテロ構造基板およびその製造方法 | |
JP3157280B2 (ja) | 半導体装置の製造方法 | |
JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
JPH0258248A (ja) | 半導体装置の製造方法 | |
JP2527016B2 (ja) | 半導体膜の製造方法 | |
JPS59134819A (ja) | 半導体基板の製造方法 | |
JPH0669024B2 (ja) | 半導体装置の製造方法 | |
JPS60145625A (ja) | 半導体装置の製造方法 | |
JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
JP2722823B2 (ja) | 多結晶Si膜の選択堆積方法 | |
JPH0529214A (ja) | 半導体基板の製造方法 | |
JP2527015B2 (ja) | 半導体膜の製造方法 | |
JPH01120011A (ja) | InP半導体薄膜の製造方法 | |
JPS6248014A (ja) | 半導体層の固相成長方法 | |
JP2762097B2 (ja) | Soi膜の形成方法 | |
JP2000306915A (ja) | シリコンウエハの製造方法 | |
JPS63137412A (ja) | 半導体用基板の製造方法 |