JP2002025916A - ヘテロ構造基板およびその製造方法 - Google Patents
ヘテロ構造基板およびその製造方法Info
- Publication number
- JP2002025916A JP2002025916A JP2000209461A JP2000209461A JP2002025916A JP 2002025916 A JP2002025916 A JP 2002025916A JP 2000209461 A JP2000209461 A JP 2000209461A JP 2000209461 A JP2000209461 A JP 2000209461A JP 2002025916 A JP2002025916 A JP 2002025916A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon single
- substrate
- single crystal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 エピタキシャル成長層に結晶欠陥層が生じに
くい、ヘテロ構造基板の製造方法を提供すること。 【解決手段】 シリコン単結晶基板５１、シリコン酸化
層５３、シリコン単結晶層５５が積層されたＳＯＩ基板
を準備する。シリコン単結晶層５５を選択的にエッチン
グ除去し、シリコン単結晶層５５にトレンチを形成す
る。フッ酸を上記トレンチを介して、シリコン酸化層５
３に供給することにより、シリコン酸化層５３を除去す
る。これにより、空間部６１が形成される。シリコン単
結晶層５５が、メンブレン構造のシリコン単結晶膜５９
となる。ＣＶＤ装置を用いて、シリコン単結晶膜５９を
炭化し、その上に、ヘテロエピタキシャル成長によりシ
リコンカーバイド層６３を形成する。
くい、ヘテロ構造基板の製造方法を提供すること。 【解決手段】 シリコン単結晶基板５１、シリコン酸化
層５３、シリコン単結晶層５５が積層されたＳＯＩ基板
を準備する。シリコン単結晶層５５を選択的にエッチン
グ除去し、シリコン単結晶層５５にトレンチを形成す
る。フッ酸を上記トレンチを介して、シリコン酸化層５
３に供給することにより、シリコン酸化層５３を除去す
る。これにより、空間部６１が形成される。シリコン単
結晶層５５が、メンブレン構造のシリコン単結晶膜５９
となる。ＣＶＤ装置を用いて、シリコン単結晶膜５９を
炭化し、その上に、ヘテロエピタキシャル成長によりシ
リコンカーバイド層６３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、半導体素
子が形成されるヘテロ構造基板およびその製造方法に関
する。
子が形成されるヘテロ構造基板およびその製造方法に関
する。
【０００２】
【背景技術】近年、ヘテロ構造基板に半導体素子が形成
された半導体装置の研究開発が進められている。ヘテロ
構造基板の製造方法として、例えば、半導体基板上に、
ヘテロエピタキシャル成長により、エピタキシャル成長
層を形成する方法がある。この場合、半導体基板の格子
定数とエピタキシャル成長層の格子定数との差により、
エピタキシャル成長層に応力が発生する。これにより、
エピタキシャル成長層に結晶欠陥層ができ、エピタキシ
ャル成長層に形成される半導体素子の特性に悪影響が生
じる。
された半導体装置の研究開発が進められている。ヘテロ
構造基板の製造方法として、例えば、半導体基板上に、
ヘテロエピタキシャル成長により、エピタキシャル成長
層を形成する方法がある。この場合、半導体基板の格子
定数とエピタキシャル成長層の格子定数との差により、
エピタキシャル成長層に応力が発生する。これにより、
エピタキシャル成長層に結晶欠陥層ができ、エピタキシ
ャル成長層に形成される半導体素子の特性に悪影響が生
じる。
【０００３】
【発明が解決しようとする課題】半導体基板の格子定数
とエピタキシャル成長層の格子定数との差が小さい材料
を、選択すれば、エピタキシャル成長層に生じる応力を
小さくすることができる。これにより、エピタキシャル
成長層に結晶欠陥層ができるのを防ぐことが可能とな
る。この技術は、例えば、エピタキシャル成長技術実用
データ集の第１集ＭＢＥとＭＯＣＶＤの第１分冊ＭＯＣ
ＶＤ（サイエンスフォーラム社）の第２２５頁に開示さ
れている。
とエピタキシャル成長層の格子定数との差が小さい材料
を、選択すれば、エピタキシャル成長層に生じる応力を
小さくすることができる。これにより、エピタキシャル
成長層に結晶欠陥層ができるのを防ぐことが可能とな
る。この技術は、例えば、エピタキシャル成長技術実用
データ集の第１集ＭＢＥとＭＯＣＶＤの第１分冊ＭＯＣ
ＶＤ（サイエンスフォーラム社）の第２２５頁に開示さ
れている。
【０００４】しかし、格子定数の差が小さい材料（半導
体基板、エピタキシャル成長層）の選択は、容易でな
い。また、このような材料を選択しても、基板の熱膨張
係数とエピタキシャル成長層の熱膨張係数との差に起因
する応力を緩和することができない。
体基板、エピタキシャル成長層）の選択は、容易でな
い。また、このような材料を選択しても、基板の熱膨張
係数とエピタキシャル成長層の熱膨張係数との差に起因
する応力を緩和することができない。
【０００５】本発明の目的は、エピタキシャル成長層に
結晶欠陥層が生じにくい、ヘテロ構造基板およびその製
造方法を提供することである。
結晶欠陥層が生じにくい、ヘテロ構造基板およびその製
造方法を提供することである。
【０００６】
【課題を解決するための手段】本発明に係るヘテロ構造
基板の製造方法は、メンブレン構造の結晶膜上に、ヘテ
ロエピタキシャル成長により、エピタキシャル成長層を
形成する工程を備える。
基板の製造方法は、メンブレン構造の結晶膜上に、ヘテ
ロエピタキシャル成長により、エピタキシャル成長層を
形成する工程を備える。
【０００７】メンブレン構造の結晶膜は薄い。このた
め、例えば、結晶膜の格子定数とエピタキシャル成長層
の格子定数との差が大きくても、エピタキシャル成長層
に発生する応力は小さくなる。よって、エピタキシャル
成長層の結晶欠陥層を、なくす又は少なくすることが可
能となる。
め、例えば、結晶膜の格子定数とエピタキシャル成長層
の格子定数との差が大きくても、エピタキシャル成長層
に発生する応力は小さくなる。よって、エピタキシャル
成長層の結晶欠陥層を、なくす又は少なくすることが可
能となる。
【０００８】本発明に係るヘテロ構造基板の製造方法
は、以下の態様がある。
は、以下の態様がある。
【０００９】前記結晶膜は、基材との間に空間部が形成
されるように、前記基材により支持されている。これに
よれば、結晶膜の取り扱いが容易となる。
されるように、前記基材により支持されている。これに
よれば、結晶膜の取り扱いが容易となる。
【００１０】本発明に係るヘテロ構造基板は、基材と、
前記基材との間に空間部が形成されるように前記基材に
形成された、メンブレン構造の結晶膜と、前記結晶膜上
に形成され、前記結晶膜とヘテロの関係にあるエピタキ
シャル成長層と、を備える。
前記基材との間に空間部が形成されるように前記基材に
形成された、メンブレン構造の結晶膜と、前記結晶膜上
に形成され、前記結晶膜とヘテロの関係にあるエピタキ
シャル成長層と、を備える。
【００１１】
【発明の実施の形態】本発明に係るヘテロ構造基板の製
造方法の一実施形態を説明する。図１〜図３は、これを
説明するための工程図である。
造方法の一実施形態を説明する。図１〜図３は、これを
説明するための工程図である。
【００１２】図１に示すように、シリコン単結晶基板５
１、シリコン酸化層５３、シリコン単結晶層５５が積層
されたＳＯＩ基板を準備する。シリコン単結晶基板５１
の厚みは、０．３ｍｍ〜０．５ｍｍである。シリコン酸
化層５３の厚みは、１００ｎｍ〜５００ｎｍである。シ
リコン単結晶層５５の厚みは、３０ｎｍ〜１５０ｎｍで
ある。そして、シリコン単結晶層５５上に所定のパター
ンニングがなされたレジスト５７を形成する。レジスト
５７をマスクとして、反応性イオンエッチングにより、
シリコン単結晶層５５を選択的にエッチング除去する。
これにより、シリコン単結晶層５５にトレンチを形成す
る。そして、レジスト５７を除去する。
１、シリコン酸化層５３、シリコン単結晶層５５が積層
されたＳＯＩ基板を準備する。シリコン単結晶基板５１
の厚みは、０．３ｍｍ〜０．５ｍｍである。シリコン酸
化層５３の厚みは、１００ｎｍ〜５００ｎｍである。シ
リコン単結晶層５５の厚みは、３０ｎｍ〜１５０ｎｍで
ある。そして、シリコン単結晶層５５上に所定のパター
ンニングがなされたレジスト５７を形成する。レジスト
５７をマスクとして、反応性イオンエッチングにより、
シリコン単結晶層５５を選択的にエッチング除去する。
これにより、シリコン単結晶層５５にトレンチを形成す
る。そして、レジスト５７を除去する。
【００１３】図２に示すように、フッ酸を上記トレンチ
を介して、シリコン酸化層５３に供給することにより、
シリコン酸化層５３を除去する。これにより、シリコン
単結晶層５５とシリコン単結晶基板５１との間に空間部
６１が形成される。シリコン単結晶層５５が、メンブレ
ン構造のシリコン単結晶膜５９となる。
を介して、シリコン酸化層５３に供給することにより、
シリコン酸化層５３を除去する。これにより、シリコン
単結晶層５５とシリコン単結晶基板５１との間に空間部
６１が形成される。シリコン単結晶層５５が、メンブレ
ン構造のシリコン単結晶膜５９となる。
【００１４】図３に示すように、ＣＶＤ装置を用いて、
シリコン単結晶膜５９をすべて炭化し、シリコンカーバ
イド層６５にし、その後、ヘテロエピタキシャル成長に
よりシリコンカーバイド層６３を形成する。以上によ
り、ヘテロ構造基板２００が製造される。
シリコン単結晶膜５９をすべて炭化し、シリコンカーバ
イド層６５にし、その後、ヘテロエピタキシャル成長に
よりシリコンカーバイド層６３を形成する。以上によ
り、ヘテロ構造基板２００が製造される。
【００１５】なお、シリコン単結晶膜５９の厚みとして
は、例えば、３０ｎｍ〜１５０ｎｍがある。シリコン単
結晶膜５９の厚みが１５０ｎｍ以下の場合、シリコン単
結晶膜５９に発生する応力が小さくなり、シリコンカー
バイド層６３の結晶欠陥層を、なくす又は少なくする可
能性を高めることができるからである。シリコン単結晶
膜５９が薄ければ、それだけ、シリコンカーバイド層６
３に発生する応力が小さくなる。しかし、あまり薄すぎ
ると、シリコン単結晶膜５９が容易に削り取られ、シリ
コンカーバイド層６３を形成することができなくなる。
シリコン単結晶膜５９の厚みが３０ｎｍ以上だと、シリ
コン単結晶膜５９が容易に削り取られるのを防ぐことが
可能となる。
は、例えば、３０ｎｍ〜１５０ｎｍがある。シリコン単
結晶膜５９の厚みが１５０ｎｍ以下の場合、シリコン単
結晶膜５９に発生する応力が小さくなり、シリコンカー
バイド層６３の結晶欠陥層を、なくす又は少なくする可
能性を高めることができるからである。シリコン単結晶
膜５９が薄ければ、それだけ、シリコンカーバイド層６
３に発生する応力が小さくなる。しかし、あまり薄すぎ
ると、シリコン単結晶膜５９が容易に削り取られ、シリ
コンカーバイド層６３を形成することができなくなる。
シリコン単結晶膜５９の厚みが３０ｎｍ以上だと、シリ
コン単結晶膜５９が容易に削り取られるのを防ぐことが
可能となる。
【００１６】エピタキシャル成長層と結晶膜との組み合
わせは、上記のエピタキシャル成長層がＳｉＣ、結晶
膜がＳｉの他、エピタキシャル成長層がＧａＮ、結晶
膜がＳｉ、エピタキシャル成長層がＧａＡｓ、結晶膜
がＳｉ、エピタキシャル成長層がＧａＮ、結晶膜がｓ
ａｐｐｈｉｒｅ、がある。
わせは、上記のエピタキシャル成長層がＳｉＣ、結晶
膜がＳｉの他、エピタキシャル成長層がＧａＮ、結晶
膜がＳｉ、エピタキシャル成長層がＧａＡｓ、結晶膜
がＳｉ、エピタキシャル成長層がＧａＮ、結晶膜がｓ
ａｐｐｈｉｒｅ、がある。
【００１７】本実施形態により製造されたヘテロ構造基
板２００の用途としては、ダイオードやＭＯＳ電界効果
トランジスタ等からなる集積回路がヘテロ構造基板のエ
ピタキシャル成長層に形成された半導体装置がある。ま
た、ヘテロ構造基板２００のシリコン単結晶基板５１
を、フッ硝酸などでエッチング除去すると、ＳｉＣ基板
が得られる。
板２００の用途としては、ダイオードやＭＯＳ電界効果
トランジスタ等からなる集積回路がヘテロ構造基板のエ
ピタキシャル成長層に形成された半導体装置がある。ま
た、ヘテロ構造基板２００のシリコン単結晶基板５１
を、フッ硝酸などでエッチング除去すると、ＳｉＣ基板
が得られる。
【００１８】
【実施例】本発明の実施例について、図面を用いて説明
する。図４は、本発明の実施例に係るヘテロ構造基板の
断面構造を示す模式図である。ヘテロ構造基板１００
は、シリコン単結晶基板１１と、空間部１５を介してシ
リコン単結晶基板１１により支持され、シリコン単結晶
膜の炭化により形成されたシリコンカーバイド層１３
と、ヘテロエピタキシャル成長により形成されたシリコ
ンカーバイド層１７と、を備える。シリコンカーバイド
層１３の厚みｔは、３０ｎｍ〜１５０ｎｍである。シリ
コンカーバイド層１３の基となるシリコン単結晶膜（炭
化される）は、メンブレン構造をし、その厚みは上記ｔ
と同じである。空間部１５の深さｄは、１μｍである。
する。図４は、本発明の実施例に係るヘテロ構造基板の
断面構造を示す模式図である。ヘテロ構造基板１００
は、シリコン単結晶基板１１と、空間部１５を介してシ
リコン単結晶基板１１により支持され、シリコン単結晶
膜の炭化により形成されたシリコンカーバイド層１３
と、ヘテロエピタキシャル成長により形成されたシリコ
ンカーバイド層１７と、を備える。シリコンカーバイド
層１３の厚みｔは、３０ｎｍ〜１５０ｎｍである。シリ
コンカーバイド層１３の基となるシリコン単結晶膜（炭
化される）は、メンブレン構造をし、その厚みは上記ｔ
と同じである。空間部１５の深さｄは、１μｍである。
【００１９】ヘテロ構造基板１００を以下に示す工程に
より製造した。これを、図４〜図７を用いて説明する。
図５〜図７は、ヘテロ構造基板１００の製造工程を説明
するための工程図である。
より製造した。これを、図４〜図７を用いて説明する。
図５〜図７は、ヘテロ構造基板１００の製造工程を説明
するための工程図である。
【００２０】図５に示すように、面方位（１００）のシ
リコン単結晶基板１１を準備した。シリコン単結晶基板
１１の厚みは、０．５ｍｍであった。なお、面方位（１
１１）のシリコン単結晶基板でも、本発明を適用するこ
とは可能である。シリコン単結晶基板１１上に所定のパ
ターンニングがなされたレジスト１９を形成した。
リコン単結晶基板１１を準備した。シリコン単結晶基板
１１の厚みは、０．５ｍｍであった。なお、面方位（１
１１）のシリコン単結晶基板でも、本発明を適用するこ
とは可能である。シリコン単結晶基板１１上に所定のパ
ターンニングがなされたレジスト１９を形成した。
【００２１】図６に示すように、レジスト１９をマスク
として、反応性イオンエッチングにより、シリコン単結
晶基板１１を選択的にエッチング除去した。これによ
り、シリコン単結晶基板１１に深さ３μｍ程度の、多数
のトレンチ２１を形成した。そして、レジスト１９を除
去した。
として、反応性イオンエッチングにより、シリコン単結
晶基板１１を選択的にエッチング除去した。これによ
り、シリコン単結晶基板１１に深さ３μｍ程度の、多数
のトレンチ２１を形成した。そして、レジスト１９を除
去した。
【００２２】図７に示すように、シリコン単結晶基板１
１を、シリコン単結晶基板１１の表面が清浄を維持でき
る程度の雰囲気（例えば、圧力１０Ｔｏｒｒ程度の減圧
水素雰囲気）で、アニールした。アニール時間は３０分
程度、アニール温度は１３００℃程度にした。これによ
り、シリコン単結晶基板１１中に、空間部１５が形成さ
れた。空間部１５の上壁を構成するのがシリコン単結晶
膜１４である。図７に示す構造物の写真が図８である。
この写真は、ＳＥＭを用いて撮影した。なお、メンブレ
ン構造のシリコン単結晶膜は、図１〜図３の工程を用い
て形成してもよい。その後、シリコン単結晶膜１４表面
を酸化し、シリコン酸化層を形成し、シリコン酸化層を
ＨＦにより除去する、を繰り返すことにより、シリコン
単結晶膜１４の厚みを３０ｎｍ〜１５０ｎｍにした。
１を、シリコン単結晶基板１１の表面が清浄を維持でき
る程度の雰囲気（例えば、圧力１０Ｔｏｒｒ程度の減圧
水素雰囲気）で、アニールした。アニール時間は３０分
程度、アニール温度は１３００℃程度にした。これによ
り、シリコン単結晶基板１１中に、空間部１５が形成さ
れた。空間部１５の上壁を構成するのがシリコン単結晶
膜１４である。図７に示す構造物の写真が図８である。
この写真は、ＳＥＭを用いて撮影した。なお、メンブレ
ン構造のシリコン単結晶膜は、図１〜図３の工程を用い
て形成してもよい。その後、シリコン単結晶膜１４表面
を酸化し、シリコン酸化層を形成し、シリコン酸化層を
ＨＦにより除去する、を繰り返すことにより、シリコン
単結晶膜１４の厚みを３０ｎｍ〜１５０ｎｍにした。
【００２３】図４に示すように、常圧ＣＶＤ装置を用い
て、シリコン単結晶膜１４を炭化したものであるシリコ
ンカーバイド層１３上に、ヘテロエピタキシャル成長に
よりシリコンカーバイド層１７を形成した。シリコンカ
ーバイド層１７は、３Ｃ−ＳｉＣ結晶からなり、その厚
みは約５μｍであった。
て、シリコン単結晶膜１４を炭化したものであるシリコ
ンカーバイド層１３上に、ヘテロエピタキシャル成長に
よりシリコンカーバイド層１７を形成した。シリコンカ
ーバイド層１７は、３Ｃ−ＳｉＣ結晶からなり、その厚
みは約５μｍであった。
【００２４】シリコンカーバイド層１７の形成工程の詳
細を説明する。図７に示す構造物（以下、構造物とい
う）をまず、有機溶液（アセトン）を用いて洗浄し、次
に酸溶液（硫酸、水、過酸化水素の混合液）を用いて洗
浄し、最後に、フッ酸を用いて洗浄した。
細を説明する。図７に示す構造物（以下、構造物とい
う）をまず、有機溶液（アセトン）を用いて洗浄し、次
に酸溶液（硫酸、水、過酸化水素の混合液）を用いて洗
浄し、最後に、フッ酸を用いて洗浄した。
【００２５】次に、構造物を常圧ＣＶＤ装置のチャンバ
内にセットした。そして、チャンバ内の水素流量が１１
ｓｌｍの雰囲気中で、シリコン単結晶基板１１の基板温
度が１１１５℃とし、チャンバ内に流量１ｓｌｍの塩酸
を流して、構造物に５分間のエッチングをした。そし
て、塩酸を止めて、構造物の温度を室温に戻した。
内にセットした。そして、チャンバ内の水素流量が１１
ｓｌｍの雰囲気中で、シリコン単結晶基板１１の基板温
度が１１１５℃とし、チャンバ内に流量１ｓｌｍの塩酸
を流して、構造物に５分間のエッチングをした。そし
て、塩酸を止めて、構造物の温度を室温に戻した。
【００２６】次に、チャンバ内にプロパンを流量６ｓｃ
ｃｍ流しながら、構造物の温度を１５分かけて１３５０
℃まで上昇させて、３分間の炭化をした。この段階で、
シリコン単結晶膜１４はシリコンカーバイド層１３に変
化する。その後、プロパンを流量３ｓｃｃｍとし、同時
に、流量５００ｓｃｃｍの１パーセントのシランを流
し、ヘテロエピタキシャル成長により、図４に示すシリ
コンカーバイド層１７を形成した。エピタキシャル成長
温度は１３５０℃、時間は２時間であった。以上によ
り、図４に示すヘテロ構造基板１００を製造した。
ｃｍ流しながら、構造物の温度を１５分かけて１３５０
℃まで上昇させて、３分間の炭化をした。この段階で、
シリコン単結晶膜１４はシリコンカーバイド層１３に変
化する。その後、プロパンを流量３ｓｃｃｍとし、同時
に、流量５００ｓｃｃｍの１パーセントのシランを流
し、ヘテロエピタキシャル成長により、図４に示すシリ
コンカーバイド層１７を形成した。エピタキシャル成長
温度は１３５０℃、時間は２時間であった。以上によ
り、図４に示すヘテロ構造基板１００を製造した。
【００２７】図９は、図４に示すヘテロ構造基板１００
のシリコンカーバイド層１７の表面モホロジー写真であ
る。図１０は、成長条件を同じにして、ヘテロエピタキ
シャル成長により、シリコン基板（厚み０．５ｍｍ）上
にシリコンカーバイド層（厚み５μｍ）を形成した場合
におけるシリコンカーバイド層の表面モホロジー写真で
ある。これらの写真は、微分干渉顕微鏡を用いて撮影し
た。図９のほうが、表面の平坦性がよく、シリコンカー
バイド層の結晶性が高いことが分かる。
のシリコンカーバイド層１７の表面モホロジー写真であ
る。図１０は、成長条件を同じにして、ヘテロエピタキ
シャル成長により、シリコン基板（厚み０．５ｍｍ）上
にシリコンカーバイド層（厚み５μｍ）を形成した場合
におけるシリコンカーバイド層の表面モホロジー写真で
ある。これらの写真は、微分干渉顕微鏡を用いて撮影し
た。図９のほうが、表面の平坦性がよく、シリコンカー
バイド層の結晶性が高いことが分かる。
【図１】本発明に係るヘテロ構造基板の製造方法の一実
施形態を説明するための第１工程図である。
施形態を説明するための第１工程図である。
【図２】本発明に係るヘテロ構造基板の製造方法の一実
施形態を説明するための第２工程図である。
施形態を説明するための第２工程図である。
【図３】本発明に係るヘテロ構造基板の製造方法の一実
施形態を説明するための第３工程図である。
施形態を説明するための第３工程図である。
【図４】本発明の実施例に係るヘテロ構造基板の断面構
造を示す模式図である。
造を示す模式図である。
【図５】本発明の実施例に係るヘテロ構造基板の製造工
程を説明するための第１工程図である。
程を説明するための第１工程図である。
【図６】本発明の実施例に係るヘテロ構造基板の製造工
程を説明するための第２工程図である。
程を説明するための第２工程図である。
【図７】本発明の実施例に係るヘテロ構造基板の製造工
程を説明するための第３工程図である。
程を説明するための第３工程図である。
【図８】図７に示す構造物の断面を示す写真である。
【図９】図４に示すシリコンカーバイド層の表面モホロ
ジー写真である。
ジー写真である。
【図１０】比較例となる方法で形成されたシリコンカー
バイド層の表面モホロジー写真である。
バイド層の表面モホロジー写真である。
１１ シリコン単結晶基板 １３ シリコンカーバイド層 １４ シリコン単結晶膜 １５ 空間部 １７ シリコンカーバイド層 １９ レジスト ２１ トレンチ ５１ シリコン単結晶基板 ５３ シリコン酸化層 ５５ シリコン単結晶層 ５７ レジスト ５９ シリコン単結晶膜 ６１ 空間部 ６３ シリコンカーバイド層 ６５ シリコンカーバイド層 １００ ヘテロ構造基板 ２００ ヘテロ構造基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 登 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 (72)発明者 樹神 雅人 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 Ｆターム(参考） 4G077 AA03 BA04 DB01 EF03 5F004 BA04 DB01 DB03 EA09 EA10 EA29 EB08 FA08 5F045 AA03 AA20 AB06 AC01 AC07 AD16 AD17 AE29 AF03
Claims (3)
- 【請求項１】 メンブレン構造の結晶膜上に、ヘテロエ
ピタキシャル成長により、エピタキシャル成長層を形成
する工程を備える、ヘテロ構造基板の製造方法。 - 【請求項２】 請求項１において、 前記結晶膜は、基材との間に空間部が形成されるよう
に、前記基材により支持されている、ヘテロ構造基板の
製造方法。 - 【請求項３】 基材と、 前記基材との間に空間部が形成されるように前記基材に
形成された、メンブレン構造の結晶膜と、 前記結晶膜上に形成され、前記結晶膜とヘテロの関係に
あるエピタキシャル成長層と、 を備える、ヘテロ構造基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209461A JP2002025916A (ja) | 2000-07-11 | 2000-07-11 | ヘテロ構造基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209461A JP2002025916A (ja) | 2000-07-11 | 2000-07-11 | ヘテロ構造基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002025916A true JP2002025916A (ja) | 2002-01-25 |
Family
ID=18705870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000209461A Withdrawn JP2002025916A (ja) | 2000-07-11 | 2000-07-11 | ヘテロ構造基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002025916A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007511071A (ja) * | 2003-11-04 | 2007-04-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | セルフアラインされたダマシンゲート |
| KR101043097B1 (ko) | 2009-09-09 | 2011-06-21 | 연세대학교 산학협력단 | 광조사를 이용한 단결정 실리콘 박막의 제조 방법 |
| US8685836B2 (en) | 2011-03-11 | 2014-04-01 | Industry-Academic Corporation Foundation, Yonsei University | Method for forming a silicon layer on any substrate using light irradiation |
| WO2017213264A1 (ja) * | 2016-06-10 | 2017-12-14 | エア・ウォーター株式会社 | 基板の製造方法 |
| WO2019031361A1 (ja) * | 2017-08-08 | 2019-02-14 | エア・ウォーター株式会社 | ペリクルおよびペリクルの製造方法 |
| EP4135006A1 (en) | 2021-08-13 | 2023-02-15 | Siltronic AG | A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon |
-
2000
- 2000-07-11 JP JP2000209461A patent/JP2002025916A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007511071A (ja) * | 2003-11-04 | 2007-04-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | セルフアラインされたダマシンゲート |
| KR101043097B1 (ko) | 2009-09-09 | 2011-06-21 | 연세대학교 산학협력단 | 광조사를 이용한 단결정 실리콘 박막의 제조 방법 |
| US8685836B2 (en) | 2011-03-11 | 2014-04-01 | Industry-Academic Corporation Foundation, Yonsei University | Method for forming a silicon layer on any substrate using light irradiation |
| WO2017213264A1 (ja) * | 2016-06-10 | 2017-12-14 | エア・ウォーター株式会社 | 基板の製造方法 |
| US10563307B2 (en) | 2016-06-10 | 2020-02-18 | Air Water Inc. | Method for manufacturing substrate |
| WO2019031361A1 (ja) * | 2017-08-08 | 2019-02-14 | エア・ウォーター株式会社 | ペリクルおよびペリクルの製造方法 |
| JP2019032444A (ja) * | 2017-08-08 | 2019-02-28 | エア・ウォーター株式会社 | ペリクルおよびペリクルの製造方法 |
| US11231647B2 (en) | 2017-08-08 | 2022-01-25 | Air Water Inc. | Pellicle and method for manufacturing pellicle |
| EP4135006A1 (en) | 2021-08-13 | 2023-02-15 | Siltronic AG | A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon |
| WO2023016829A1 (en) | 2021-08-13 | 2023-02-16 | Siltronic Ag | A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| US3620833A (en) | Integrated circuit fabrication | |
| US5413679A (en) | Method of producing a silicon membrane using a silicon alloy etch stop layer | |
| JP5218047B2 (ja) | 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ | |
| US20020069816A1 (en) | Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby | |
| JP2006203196A (ja) | エピタキシャルウェーハの製造方法 | |
| JP2006523033A (ja) | シリコン上に単結晶ＧａＮを成長させる方法 | |
| JPH07302889A (ja) | 半導体基板の作製方法 | |
| JP2008525998A5 (ja) | ||
| JP2007511892A (ja) | 緩和シリコンゲルマニウム層のエピタキシャル成長 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| KR20060126968A (ko) | 격자 조절 반도체 기판의 형성 방법 | |
| JP2001148349A (ja) | 第ｉｉｉ族の窒化物をベースとする半導体に対する選択的成長プロセス | |
| JP2002050585A (ja) | 半導体の結晶成長方法 | |
| JP2002025916A (ja) | ヘテロ構造基板およびその製造方法 | |
| US20150255281A1 (en) | Silicon substrate preparation for selective iii-v epitaxy | |
| US5134090A (en) | Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| CN114207847B (zh) | 氮化物半导体衬底的制作方法 | |
| KR100454907B1 (ko) | 질화물 반도체 기판 및 그의 제조 방법 | |
| KR0171067B1 (ko) | 단결정 soi웨이퍼 제조방법 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| KR20050029735A (ko) | 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |