JPS61265824A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61265824A JPS61265824A JP60108611A JP10861185A JPS61265824A JP S61265824 A JPS61265824 A JP S61265824A JP 60108611 A JP60108611 A JP 60108611A JP 10861185 A JP10861185 A JP 10861185A JP S61265824 A JPS61265824 A JP S61265824A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- semiconductor substrate
- deposited
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 11
- 239000011229 interlayer Substances 0.000 abstract description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 238000001947 vapour-phase growth Methods 0.000 description 6
- 238000009429 electrical wiring Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に亀裂（クラ
ック）の発生しない絶縁膜の製造方法に関する。
ック）の発生しない絶縁膜の製造方法に関する。
半導体装置の絶縁膜として通常、シリコン酸化膜あるい
はケイ酸ガラス膜（ＰＳＧ膜）等が使用されておシ、こ
れらの膜は一般的に常圧気相成長法にて形成されている
。
はケイ酸ガラス膜（ＰＳＧ膜）等が使用されておシ、こ
れらの膜は一般的に常圧気相成長法にて形成されている
。
従来、常圧気相成長法では適当な温度に保持さと
れた基板支持金（サセプター］上に牛導体基板装置き、
反応ガスを該半導体基板上に供給することにより、半導
体基板の表面にシリコン酸化膜るるいはＰ２Ｏ膜等が堆
積していた。
反応ガスを該半導体基板上に供給することにより、半導
体基板の表面にシリコン酸化膜るるいはＰ２Ｏ膜等が堆
積していた。
Ｃ発明が解決しようとする問題点〕
上述した従来法で堆積されたシリコン酸化膜あるいはＰ
ＳＧ膜等は膜内部に引張り応力が発生し、その後の工程
において熱的おるいは機械的帰因によりクラックが発生
する。特に絶縁性あるいはバッジベージ冒ン性等を高め
るためにシリコン酸化膜あるいはＰＳＧ膜等の膜厚を厚
くするとクラックの発生率が、ますます高くなシ、クラ
ックによる電気配線間の短絡やクラックからの水分やア
ルカリイオンなどの不純物の侵入によるデバイス特性の
悪化など半導体装置の信頼性の低下を招くという重大な
欠点があった。またシリコン酸化膜あるいはＰＳＧ膜等
の膜厚を薄くするとクラックの発生率は減少するが、電
気配線間の絶縁性や不純物などの侵入に対するパッシベ
ーション性が低下し、やはり信頼性上の低下を招くこと
になる。
ＳＧ膜等は膜内部に引張り応力が発生し、その後の工程
において熱的おるいは機械的帰因によりクラックが発生
する。特に絶縁性あるいはバッジベージ冒ン性等を高め
るためにシリコン酸化膜あるいはＰＳＧ膜等の膜厚を厚
くするとクラックの発生率が、ますます高くなシ、クラ
ックによる電気配線間の短絡やクラックからの水分やア
ルカリイオンなどの不純物の侵入によるデバイス特性の
悪化など半導体装置の信頼性の低下を招くという重大な
欠点があった。またシリコン酸化膜あるいはＰＳＧ膜等
の膜厚を薄くするとクラックの発生率は減少するが、電
気配線間の絶縁性や不純物などの侵入に対するパッシベ
ーション性が低下し、やはり信頼性上の低下を招くこと
になる。
本発明の目的は、このような欠点を除去し、信頼性の高
い絶縁膜の製造方法を提供することにるる。
い絶縁膜の製造方法を提供することにるる。
本発明は、半導体基板の一主面上に気相成長法により絶
縁膜を堆積する工程において、該半導体基板の他主面上
に気相成長法によりシリコン酸化膜を堆積しておき、次
に該半導体基板一主面上に所望の絶縁膜を堆積した後、
該他主面上に堆積された該シリコン酸化膜を除去するこ
とを特徴とする。
縁膜を堆積する工程において、該半導体基板の他主面上
に気相成長法によりシリコン酸化膜を堆積しておき、次
に該半導体基板一主面上に所望の絶縁膜を堆積した後、
該他主面上に堆積された該シリコン酸化膜を除去するこ
とを特徴とする。
本発明を用いれば、半導体基板の他主面上に気相成長法
により堆積されたシリコン酸化膜の内部応力により半導
体基板の一生面側が凸状に曲げられる。そしてこの凸状
に曲げられた半導体基板の一主面上に気相成長法によシ
堆積された絶縁膜は、他主面上に堆積されたシリコン酸
化膜を除去することにより、半導体基板の弾性力により
半導体基板から圧縮応力を受け、その後の工程において
熱的あるいは機械的作用によるクラックの発生率が減少
する。
により堆積されたシリコン酸化膜の内部応力により半導
体基板の一生面側が凸状に曲げられる。そしてこの凸状
に曲げられた半導体基板の一主面上に気相成長法によシ
堆積された絶縁膜は、他主面上に堆積されたシリコン酸
化膜を除去することにより、半導体基板の弾性力により
半導体基板から圧縮応力を受け、その後の工程において
熱的あるいは機械的作用によるクラックの発生率が減少
する。
次に本発明の実施例について説明する。第１図ないし第
３図は本発明を半導体装置の層間絶縁膜の製造方法に適
用した例である。
３図は本発明を半導体装置の層間絶縁膜の製造方法に適
用した例である。
先ず表面に電気配線等が形成された半導体基板ｌの裏面
に気相成長法にてシリコン酸化膜２ｔ−１μｍ堆積し、
次に第１図に示したように、４５０℃に保たれたサセプ
ター３上に半導体基板１を置き、半導体基板ｌの表面に
ＳｉＨ４ガス４と０２ ガス５を供給することによυ層
間絶縁膜としてシリコン酸化膜６を１μｍ堆積する。こ
こで半導体基板１の裏面上に堆積されたシリコン酸化膜
２は４５０″Ｃの温度で４Ｘ１０ ｄｙｎ／ｃｍ
８度の引張応力が発生するため、同図に示したごとく、
半導体基板１は凸状に曲げられ、層間絶縁膜としてのシ
リコン酸化膜６はこの凸状に曲げられた半導体基板ｌの
表面に堆積される。
に気相成長法にてシリコン酸化膜２ｔ−１μｍ堆積し、
次に第１図に示したように、４５０℃に保たれたサセプ
ター３上に半導体基板１を置き、半導体基板ｌの表面に
ＳｉＨ４ガス４と０２ ガス５を供給することによυ層
間絶縁膜としてシリコン酸化膜６を１μｍ堆積する。こ
こで半導体基板１の裏面上に堆積されたシリコン酸化膜
２は４５０″Ｃの温度で４Ｘ１０ ｄｙｎ／ｃｍ
８度の引張応力が発生するため、同図に示したごとく、
半導体基板１は凸状に曲げられ、層間絶縁膜としてのシ
リコン酸化膜６はこの凸状に曲げられた半導体基板ｌの
表面に堆積される。
次に層間絶縁膜としてのシリコン酸化膜６上にレジスト
７を塗布し、焼き固めた後、裏面のシリコン酸化膜２ｔ
−７ツ酸系の液にて除去する（第２図）。
７を塗布し、焼き固めた後、裏面のシリコン酸化膜２ｔ
−７ツ酸系の液にて除去する（第２図）。
次にレジスト７を有機溶剤にて除去する（第３図）。こ
こで裏面のシリコン酸化膜２が除去されると半導体基板
１よ弾性力によりもとの形状にもどろうとするため、層
間絶縁膜としてのシリコン酸化膜６に対して圧縮応力が
発生し、その結果として層間絶縁膜としてのシリコン酸
化膜６の英効的な内部応力（引張り応力〕は緩和され、
従来法と比較して著しく小さくなる。
こで裏面のシリコン酸化膜２が除去されると半導体基板
１よ弾性力によりもとの形状にもどろうとするため、層
間絶縁膜としてのシリコン酸化膜６に対して圧縮応力が
発生し、その結果として層間絶縁膜としてのシリコン酸
化膜６の英効的な内部応力（引張り応力〕は緩和され、
従来法と比較して著しく小さくなる。
以上説明したように本発明は絶縁膜の内部応力を緩和さ
せることにより、その後の工程での熱的あるいは機械的
起因によるクシツクの発生を著しく低減し、クシツクに
よる電気配線間の短絡やクラックからの不純物の侵入を
防ぐことができ、半導体装置の信頼性を著しく同上させ
る効果がある。
せることにより、その後の工程での熱的あるいは機械的
起因によるクシツクの発生を著しく低減し、クシツクに
よる電気配線間の短絡やクラックからの不純物の侵入を
防ぐことができ、半導体装置の信頼性を著しく同上させ
る効果がある。
本発明の製造方法は層間絶縁膜に限定されることなく気
相成長法で堆積されるいかなる絶縁膜に対しても適用で
きる。
相成長法で堆積されるいかなる絶縁膜に対しても適用で
きる。
第１図ないし第３図は本発明の詳細な説明した断面図で
ある。 １・・・・・・電気配線等が形成された半導体基板、２
・・・・・・気相成長法による裏面シリコン酸化膜、３
・・・・・・サセプター、４・・・・・・８ｉＨ４ガス
、５・・・・・・Ｏ：ガス、６・・・・・・層間膜とし
てのシリコン酸化膜、７・・・・・・レジスト。
ある。 １・・・・・・電気配線等が形成された半導体基板、２
・・・・・・気相成長法による裏面シリコン酸化膜、３
・・・・・・サセプター、４・・・・・・８ｉＨ４ガス
、５・・・・・・Ｏ：ガス、６・・・・・・層間膜とし
てのシリコン酸化膜、７・・・・・・レジスト。
Claims (1)
- 半導体基板の一主面上に気相成長法により絶縁膜を堆
積する工程において、予め該半導体基板の他主面上に気
相成長法によりシリコン酸化膜を堆積しておき、次に該
半導体基板の一主面上に所望の絶縁膜を堆積した後、該
他主面上に堆積された該シリコン酸化膜を除去すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60108611A JPS61265824A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60108611A JPS61265824A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61265824A true JPS61265824A (ja) | 1986-11-25 |
Family
ID=14489186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60108611A Pending JPS61265824A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61265824A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332356A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| WO2020184337A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
-
1985
- 1985-05-20 JP JP60108611A patent/JPS61265824A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332356A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| WO2020184337A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232658B1 (en) | Process to prevent stress cracking of dielectric films on semiconductor wafers | |
| JP2755348B2 (ja) | 不活性化二重誘電体システムとその製造方法 | |
| JP2607503B2 (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| JPH08250596A (ja) | 半導体装置の金属配線形成方法 | |
| JPS61265824A (ja) | 半導体装置の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH11145279A (ja) | 窒化シリコン保護膜のピンホール除去方法 | |
| JPH0745610A (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPH02218131A (ja) | 半導体装置およびその製造方法 | |
| KR100244400B1 (ko) | 유전체막 형성방법 | |
| JPH0419707B2 (ja) | ||
| JPH11150086A (ja) | 半導体装置の製造方法 | |
| KR960004088B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPH02254741A (ja) | 多層配線の製法 | |
| JPS59163850A (ja) | 半導体装置 | |
| JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JPS61156741A (ja) | リンケイ酸膜の形成方法 | |
| KR970007968B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPH01222477A (ja) | 配線接続電極とその製造方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 |