JPS61263159A - 集積回路用の高温相互接続方式 - Google Patents
集積回路用の高温相互接続方式Info
- Publication number
- JPS61263159A JPS61263159A JP5800186A JP5800186A JPS61263159A JP S61263159 A JPS61263159 A JP S61263159A JP 5800186 A JP5800186 A JP 5800186A JP 5800186 A JP5800186 A JP 5800186A JP S61263159 A JPS61263159 A JP S61263159A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- metal
- interconnect
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、大略、半導体集積回路装置及びその製造に関
するものであって、更に詳細には、高温処理及び/又は
その様な装置の動作の期間中にシリコンの輸送乃至は移
動を禁止する構成に関するものである。
するものであって、更に詳細には、高温処理及び/又は
その様な装置の動作の期間中にシリコンの輸送乃至は移
動を禁止する構成に関するものである。
半導体集積回路は、通常、デバイスのコンタクト及び相
互接続体を形成する為にアルミニウム及びアルミニウム
合金を使用して製造される。これらのアルミニウム及び
アルミニウム合金メタリゼーション技術を使用する為に
、装置が約500℃を越える温度に実際上露呈されない
ことが必要である。これより高い温度に露呈されると、
メタリゼーションにヒロックが発生したり、溶融したり
、又は構成体内の他の物質と実質的に反応して、その際
に装置を劣化させたり又は破壊したりする。
互接続体を形成する為にアルミニウム及びアルミニウム
合金を使用して製造される。これらのアルミニウム及び
アルミニウム合金メタリゼーション技術を使用する為に
、装置が約500℃を越える温度に実際上露呈されない
ことが必要である。これより高い温度に露呈されると、
メタリゼーションにヒロックが発生したり、溶融したり
、又は構成体内の他の物質と実質的に反応して、その際
に装置を劣化させたり又は破壊したりする。
然し乍ら、550℃乃至1000℃の程度の高温はPv
x再流動(リフロー)を使用する平坦化等の種々の処理
技術において使用されるので、相互接続体が導電的にシ
リコンに接続され且つ例えば前述した如き範囲の高い基
板温度に耐えることが可能である条件で、装置を製造す
ることが望ましい。
x再流動(リフロー)を使用する平坦化等の種々の処理
技術において使用されるので、相互接続体が導電的にシ
リコンに接続され且つ例えば前述した如き範囲の高い基
板温度に耐えることが可能である条件で、装置を製造す
ることが望ましい。
従来、タングステンやモリブデン等の非常に高い融点を
持った耐火性金属は、高温においてシリコンと反応する
ことが可能でありコンタクト領域内にシリサイド相を形
成するので、相互接続体として使用することは不可能で
あった。これらのシリサイドが形成されると、該シリサ
イドは母体金属よりも一層高い固有抵抗を持っており、
且つコンタクト領域内のシリコンを消費し、それは究極
的に装置の破壊につながる。過去において1MO8技術
では、900℃乃至1000℃の範囲内の高温度におい
てゲート酸化膜への相互接続体としてタングステン及び
モリブデンの耐火性金属を使用することが可能であった
。しかし、この様な耐火性金属相互接続は、電界効果を
介してゲートの電位を制御する為に使用されており、そ
の様であるから、それらは専らそれに対して安定な二酸
化シリコンと接触している。この場合、これらの物質は
下側のシリコンとは直接接続されておらず、且つ高温度
でのバイポーラ及びMOS適用でのそれらの使用を拘束
している。
持った耐火性金属は、高温においてシリコンと反応する
ことが可能でありコンタクト領域内にシリサイド相を形
成するので、相互接続体として使用することは不可能で
あった。これらのシリサイドが形成されると、該シリサ
イドは母体金属よりも一層高い固有抵抗を持っており、
且つコンタクト領域内のシリコンを消費し、それは究極
的に装置の破壊につながる。過去において1MO8技術
では、900℃乃至1000℃の範囲内の高温度におい
てゲート酸化膜への相互接続体としてタングステン及び
モリブデンの耐火性金属を使用することが可能であった
。しかし、この様な耐火性金属相互接続は、電界効果を
介してゲートの電位を制御する為に使用されており、そ
の様であるから、それらは専らそれに対して安定な二酸
化シリコンと接触している。この場合、これらの物質は
下側のシリコンとは直接接続されておらず、且つ高温度
でのバイポーラ及びMOS適用でのそれらの使用を拘束
している。
現在、金属障壁(バリヤ)層は、PtSi/li:1/
Al−3iを使用する相互接続構成内に存在している。
Al−3iを使用する相互接続構成内に存在している。
然し乍ら、これらの構造は500℃乃至550℃の範囲
内の温度に短時間露呈された後に不安定となり、その温
度範囲においては、^1−3iはTi:W障壁層と反応
し、究極的にPtSi相及び下側のコンタクトを攻撃す
る。その他の最近の研究によれば、A1メタリゼーショ
ンを有するバリヤとしてチタン及びジルコニウム窒化物
を使用することが研究され、600℃迄の安定性が観測
されている。然し乍ら、Alのこれらの物質との反応性
は究極的にバリヤ即ち障壁を破壊し、その後に下側に存
在するシリコンがアタックされる。約2倍程度その他の
耐火性物質よりも固有抵抗が低いが、アルミニウムの融
点及びアルミニウムの殆どの物質との比較的低い温度で
の迅速な反応性は高温での適用に対しては興味の無いも
のとさせている。これが、障壁層に渡って良好な安定性
を具備する耐火性金属又は耐火性金属化合物の適用を高
温度処理、例えば再流動(リフロー)平坦化の実施、に
おいて多大の利点を持って使用することができる場面で
ある。従って、シリコンと電気的にコンタクトすること
が可能であり且つ高温動作及び/又は処理温度において
安定状態を維持する相互接続方式乃至はシステムを具備
する半導体装置構造を提供することは有益である。
内の温度に短時間露呈された後に不安定となり、その温
度範囲においては、^1−3iはTi:W障壁層と反応
し、究極的にPtSi相及び下側のコンタクトを攻撃す
る。その他の最近の研究によれば、A1メタリゼーショ
ンを有するバリヤとしてチタン及びジルコニウム窒化物
を使用することが研究され、600℃迄の安定性が観測
されている。然し乍ら、Alのこれらの物質との反応性
は究極的にバリヤ即ち障壁を破壊し、その後に下側に存
在するシリコンがアタックされる。約2倍程度その他の
耐火性物質よりも固有抵抗が低いが、アルミニウムの融
点及びアルミニウムの殆どの物質との比較的低い温度で
の迅速な反応性は高温での適用に対しては興味の無いも
のとさせている。これが、障壁層に渡って良好な安定性
を具備する耐火性金属又は耐火性金属化合物の適用を高
温度処理、例えば再流動(リフロー)平坦化の実施、に
おいて多大の利点を持って使用することができる場面で
ある。従って、シリコンと電気的にコンタクトすること
が可能であり且つ高温動作及び/又は処理温度において
安定状態を維持する相互接続方式乃至はシステムを具備
する半導体装置構造を提供することは有益である。
高温処理及び動作温度に耐えることの可能な相互接続方
式を持った半導体装置を提供することの望ましさに加え
て、エミッタコンタクトの寸法が減少すると、コンタク
ト領域において電流集中が発生するということに注意す
べきである。この効果は、エミッタ内へのA1のマイグ
レーションに起因する接合スパイキング又はエレクトロ
マイグレーションに直接起因する相互接続体の破壊の蓋
然性を増加させることが可能である。従って、これらの
問題を緩和する様な半導体相互接続構成体を提供するこ
とも有益である。
式を持った半導体装置を提供することの望ましさに加え
て、エミッタコンタクトの寸法が減少すると、コンタク
ト領域において電流集中が発生するということに注意す
べきである。この効果は、エミッタ内へのA1のマイグ
レーションに起因する接合スパイキング又はエレクトロ
マイグレーションに直接起因する相互接続体の破壊の蓋
然性を増加させることが可能である。従って、これらの
問題を緩和する様な半導体相互接続構成体を提供するこ
とも有益である。
更に、より緻密なコンタクト形状の画定を補助する為の
自己整合型障壁構造を開発し且つ相互接続画定中にエッ
チャントが下側のシリコンとコンタクトさせない為のド
ライプラズマ及びウェット化学処理に対してのエッチス
トップを提供することが有益である。
自己整合型障壁構造を開発し且つ相互接続画定中にエッ
チャントが下側のシリコンとコンタクトさせない為のド
ライプラズマ及びウェット化学処理に対してのエッチス
トップを提供することが有益である。
本発明は、以上の点に鑑みなされたものであって、新規
な高温相互接続方式を具備する半導体装置を提供するこ
とを目的とする。
な高温相互接続方式を具備する半導体装置を提供するこ
とを目的とする。
本発明の1側面に拠れば、集積回路装置のシリコン基板
内のドープ領域を電気的に接続する高温相互接続構成体
を製造する方法が提供され1本方法は、a)前記装置の
表面上にコンタクト領域を形成し、各コンタクト領域は
下側のドープ領域の少なくとも一部を露出させ、 b)
前記表面に渡って前記コンタクト領域内へ導電性障壁層
を設は且つ前記下側ドープ領域を電気的に接触させ、前
記障壁層は約500℃を越える温度でシリコン及びその
化合物と安定な熱力学的カップルを形成する物質を有し
ており、且つC)前記障壁層を相互接続体内へ形成して
前記ドープ領域を所定のパターンに電気的に相互接続さ
せる、上記各ステップを有することを特徴としている。
内のドープ領域を電気的に接続する高温相互接続構成体
を製造する方法が提供され1本方法は、a)前記装置の
表面上にコンタクト領域を形成し、各コンタクト領域は
下側のドープ領域の少なくとも一部を露出させ、 b)
前記表面に渡って前記コンタクト領域内へ導電性障壁層
を設は且つ前記下側ドープ領域を電気的に接触させ、前
記障壁層は約500℃を越える温度でシリコン及びその
化合物と安定な熱力学的カップルを形成する物質を有し
ており、且つC)前記障壁層を相互接続体内へ形成して
前記ドープ領域を所定のパターンに電気的に相互接続さ
せる、上記各ステップを有することを特徴としている。
本i明の別の側面に拠れば、半導体装置が耐火性金属コ
ンタクトを上に設けたドープしたシリコン接合を有して
おり、又前記ドープしたシリコン接合から前記耐火性金
属コンタクトへのシリコンの輸送乃至移動を禁止する手
段を有しており、前記手段が、基本的に耐火性金属窒化
物、耐火性金属ホウ化物、及び耐火性金属炭化物からな
るグループから選択される物質から構成されており且つ
前記ドープしたシリコン接合と前記耐火性金属コンタク
トとの間に介在された障壁層を有している。
ンタクトを上に設けたドープしたシリコン接合を有して
おり、又前記ドープしたシリコン接合から前記耐火性金
属コンタクトへのシリコンの輸送乃至移動を禁止する手
段を有しており、前記手段が、基本的に耐火性金属窒化
物、耐火性金属ホウ化物、及び耐火性金属炭化物からな
るグループから選択される物質から構成されており且つ
前記ドープしたシリコン接合と前記耐火性金属コンタク
トとの間に介在された障壁層を有している。
本発明の更に別の側面に拠れば、半導体集積回路装置が
提供され、それは、内部に形成されたドープ領域及び前
記装置の表面上に設けられたコンタクト領域の所定のパ
ターンを持ったシリコン基板を有しており、各コンタク
ト領域は下側のドープ領域の少なくとも一部を露出して
おり、前記ドープ領域を電気的に相互接続する手段が設
けられていて、前記手段は約500℃を越える温度でシ
リコン及びその化合物と安定な熱力学的カップルを形成
する材料から構成されている電気的相互接続方式を有し
ており、その方式は所定のパターンに従って前記コンタ
クト領域を介して前記ドープ領域を電気的に相互接続さ
せている。
提供され、それは、内部に形成されたドープ領域及び前
記装置の表面上に設けられたコンタクト領域の所定のパ
ターンを持ったシリコン基板を有しており、各コンタク
ト領域は下側のドープ領域の少なくとも一部を露出して
おり、前記ドープ領域を電気的に相互接続する手段が設
けられていて、前記手段は約500℃を越える温度でシ
リコン及びその化合物と安定な熱力学的カップルを形成
する材料から構成されている電気的相互接続方式を有し
ており、その方式は所定のパターンに従って前記コンタ
クト領域を介して前記ドープ領域を電気的に相互接続さ
せている。
好適実施例においては、メタリゼーションの異なった階
層間の相互接続用の処理中に形成される貫通孔(ビア)
の様なトポグラフィ即ち表面形状において処理中に発生
される変動を除去することが望ましい。これを行う為に
、多大の有益性を持ってポスト即ち支柱を使用すること
が可能である。
層間の相互接続用の処理中に形成される貫通孔(ビア)
の様なトポグラフィ即ち表面形状において処理中に発生
される変動を除去することが望ましい。これを行う為に
、多大の有益性を持ってポスト即ち支柱を使用すること
が可能である。
この様な支柱は、絶縁物質内に刻設された貫通孔内へ第
2又はそれより高い階層のメタリゼーションによるステ
ップカバレッジ即ち段差被覆を行うことの必要性を取り
除いている。このことは、メタルが貫通孔内へ入る場合
にメタルが薄くなることを除去しており、従ってメタリ
ゼーションの一体性の信頼性を向上させている。即ち、
貫通孔は何等形成されない。その代りに、下層のメタリ
ゼーションを上層のメタリゼーションへ接続する支柱が
形成される。この支柱は絶縁物質で取り囲まれており、
該絶縁物質はエッチバックされて支柱の頂部を露出させ
る。これにより平坦化された表面が残され、その上にメ
タリゼーションの上層を形成することが可能であり、そ
の際に金属支柱の頂部に接触し且つ下層との相互接続を
形成する。
2又はそれより高い階層のメタリゼーションによるステ
ップカバレッジ即ち段差被覆を行うことの必要性を取り
除いている。このことは、メタルが貫通孔内へ入る場合
にメタルが薄くなることを除去しており、従ってメタリ
ゼーションの一体性の信頼性を向上させている。即ち、
貫通孔は何等形成されない。その代りに、下層のメタリ
ゼーションを上層のメタリゼーションへ接続する支柱が
形成される。この支柱は絶縁物質で取り囲まれており、
該絶縁物質はエッチバックされて支柱の頂部を露出させ
る。これにより平坦化された表面が残され、その上にメ
タリゼーションの上層を形成することが可能であり、そ
の際に金属支柱の頂部に接触し且つ下層との相互接続を
形成する。
以下、添付の図面を参考に1本発明の具体的実施の態様
に付いて詳細に説明する。尚、図面中においては説明の
為に本発明の特定の形態を選択してあり、且つ以下の説
明は本発明のこれら具体例を説明する為に特定的な用語
を使用するが、本説明は本発明の範囲を制限する意図を
持ってなされるものではないことに注意すべきである。
に付いて詳細に説明する。尚、図面中においては説明の
為に本発明の特定の形態を選択してあり、且つ以下の説
明は本発明のこれら具体例を説明する為に特定的な用語
を使用するが、本説明は本発明の範囲を制限する意図を
持ってなされるものではないことに注意すべきである。
第1図を参照し、特にその第1A図を参照すると、概略
断面図でバイポーラトランジスタ装置10が示されれて
おり、それはメタルコンタクトを形成すべき点迄製造さ
れている状態である。バイポーラトランジスタ装置1o
は、n子基板14上にn−エピタキシャル層を有してい
る。このn−エビタキシャル層12はその中に形成され
たp領域16及びn十領域18を持っている。p領域1
6はその中に形成されたn十領域2oを持っている。n
−エピタキシャル層12内に形成されているn十領域1
8、p領域16.n十領域2oのみならずn−エピタキ
シャル層12の上表面上に形成されている二酸化シリコ
ン層28内に孔を形成することによってn十領域18と
、p領域16と、n十領域20との上にコンタクト領域
22.24.26が夫々形成されている。
断面図でバイポーラトランジスタ装置10が示されれて
おり、それはメタルコンタクトを形成すべき点迄製造さ
れている状態である。バイポーラトランジスタ装置1o
は、n子基板14上にn−エピタキシャル層を有してい
る。このn−エビタキシャル層12はその中に形成され
たp領域16及びn十領域18を持っている。p領域1
6はその中に形成されたn十領域2oを持っている。n
−エピタキシャル層12内に形成されているn十領域1
8、p領域16.n十領域2oのみならずn−エピタキ
シャル層12の上表面上に形成されている二酸化シリコ
ン層28内に孔を形成することによってn十領域18と
、p領域16と、n十領域20との上にコンタクト領域
22.24.26が夫々形成されている。
ここで選択したバイポーラ装置の構成は1本発明の詳細
な説明を与える上での手助けとなるべく選択されている
という点に注意すべきである。然し乍ら、本発明の詳細
な説明する為にその他のMOS又はダイオード構成を使
用することも可能であり、本発明をこの様な他の構成に
使用することも本発明の範囲内のものである。
な説明を与える上での手助けとなるべく選択されている
という点に注意すべきである。然し乍ら、本発明の詳細
な説明する為にその他のMOS又はダイオード構成を使
用することも可能であり、本発明をこの様な他の構成に
使用することも本発明の範囲内のものである。
第1B図を参照すると、好適にはチタンか、ジルコンか
、ハフニウムかの耐火性金属の非常に薄い層30(好適
には200人乃至500人の程度の厚さ)は、二酸化シ
リコン層28の上部表面上のみならず上部コンタクト領
域22.24、及び26内に形成されている。後に説明
する理由により、耐火性金属層30が貧弱なステップカ
バレッジでコンタクト領域内及び二酸化シリコン表面上
に形成されることが望ましい。従って、例えば、表面に
対して垂直な入射角で耐火性金属の電子ビーム蒸着を使
用して耐火性金属層30を形成することが望ましい。ガ
ンへ与える典型的なパワーは1 X 10””torr
で2KIl1以上であり、速度は毎秒5及び50°の間
である。電子ビーム付着が好適であるが、化学蒸着、ス
パッタリング、物理的蒸着、又はイオンビーム付着を使
用して耐火性金属層30を付着させることも可能である
。
、ハフニウムかの耐火性金属の非常に薄い層30(好適
には200人乃至500人の程度の厚さ)は、二酸化シ
リコン層28の上部表面上のみならず上部コンタクト領
域22.24、及び26内に形成されている。後に説明
する理由により、耐火性金属層30が貧弱なステップカ
バレッジでコンタクト領域内及び二酸化シリコン表面上
に形成されることが望ましい。従って、例えば、表面に
対して垂直な入射角で耐火性金属の電子ビーム蒸着を使
用して耐火性金属層30を形成することが望ましい。ガ
ンへ与える典型的なパワーは1 X 10””torr
で2KIl1以上であり、速度は毎秒5及び50°の間
である。電子ビーム付着が好適であるが、化学蒸着、ス
パッタリング、物理的蒸着、又はイオンビーム付着を使
用して耐火性金属層30を付着させることも可能である
。
第1C図を参照すると、本構成体を、約数秒から15分
の範囲の期間の間約600℃乃至約1000℃の範囲の
温度へ高純度水素又はアルゴン又は真空の雰囲気中にお
いて加熱して、コンタクト領域22.24.26内に金
属ジシリサイド(disilicide)領域32.3
4.36を夫々形成する。
の範囲の期間の間約600℃乃至約1000℃の範囲の
温度へ高純度水素又はアルゴン又は真空の雰囲気中にお
いて加熱して、コンタクト領域22.24.26内に金
属ジシリサイド(disilicide)領域32.3
4.36を夫々形成する。
このシリサイド変換プロセスは、標準の熱処理炉又は高
速等温アニールを使用して実施することが可能である。
速等温アニールを使用して実施することが可能である。
シリサイド形成プロセスにおいてはシリコンが主要な拡
散種であるから、シリコンの流れをコンタクト領域の直
ぐ近傍から制限する為に高温での処理時間を制御するこ
とが重要である。
散種であるから、シリコンの流れをコンタクト領域の直
ぐ近傍から制限する為に高温での処理時間を制御するこ
とが重要である。
反応条件が制御されないと、大量のシリコンがコンタク
ト孔内のドープした接合から除去され、該接合の所望の
寸法及び一体性を著しく変化させてしまう。熱処理の前
に耐火性金属層30の付着の間意図的に不充分なステッ
プカバレッジを導入することによって、一層効果的にコ
ンタクト内のシリサイド反応を局所化させることが可能
である。
ト孔内のドープした接合から除去され、該接合の所望の
寸法及び一体性を著しく変化させてしまう。熱処理の前
に耐火性金属層30の付着の間意図的に不充分なステッ
プカバレッジを導入することによって、一層効果的にコ
ンタクト内のシリサイド反応を局所化させることが可能
である。
このプロセスが好適であるが、シリサイド相を形成する
のに必要とされる熱処理サイクルを適切に制御すること
により、前述した如く、耐火性金属層30の付着の為の
プロセスとして化学蒸着又はスパッタリングも適切なプ
ロセスである。
のに必要とされる熱処理サイクルを適切に制御すること
により、前述した如く、耐火性金属層30の付着の為の
プロセスとして化学蒸着又はスパッタリングも適切なプ
ロセスである。
本構成体(例えば、フィールド内に未反応のTiを有す
るTiSi、、)を選択的化学エツチング液1例えば過
酸化水素/水酸化アンモニウム(体積部で3:l)内に
位置させる。すると、該エッチャントは未反応の耐火性
金属(Ti)をアタックし、一方、第1D図に示した如
く、コンタクト領域22,24.26内の夫々の金属ジ
シリサイド領域32.34.36は影響されない侭とす
る。
るTiSi、、)を選択的化学エツチング液1例えば過
酸化水素/水酸化アンモニウム(体積部で3:l)内に
位置させる。すると、該エッチャントは未反応の耐火性
金属(Ti)をアタックし、一方、第1D図に示した如
く、コンタクト領域22,24.26内の夫々の金属ジ
シリサイド領域32.34.36は影響されない侭とす
る。
第1E図を参照すると1本構成体を次いでアルゴン雰囲
気中でスパッタクリーニングを行い、次いで本構成体を
高純度窒素、ボロン、又は炭素を担持する種からなる高
温雰囲気中へ露呈させるか、又はボロン又は炭素を担持
する化合物を物理的に付着させることによって、金属ジ
シリサイド領域32.34.36の露出表面を金属窒化
物、金属ホウ化物、又は金属炭化物へ夫々変換させて、
その際にバリヤ層即ち障壁層38.40.42を形成す
る。これらの反応に対する温度範囲は典型的に600℃
乃至1000℃である0例えば、約850”Cの温度で
約1時間の間チタンジシリサイドを窒素へ露呈させるこ
とによって露出表面を窒化チタンへ変換させることが可
能である。高温熱サイクルに続いてコンタクト領域内へ
窒素、ボロン、又は炭素を低エネルギでイオン注入させ
て、シリサイド層32.34.36上方に障壁層38.
4゜0.42を形成することが可能である。これらの種
に対する典型的な注入エネルギは、コンタクト領域内の
元素の実効断面積に従って数百乃至数百エレクトロンボ
ルトの範囲内である。
気中でスパッタクリーニングを行い、次いで本構成体を
高純度窒素、ボロン、又は炭素を担持する種からなる高
温雰囲気中へ露呈させるか、又はボロン又は炭素を担持
する化合物を物理的に付着させることによって、金属ジ
シリサイド領域32.34.36の露出表面を金属窒化
物、金属ホウ化物、又は金属炭化物へ夫々変換させて、
その際にバリヤ層即ち障壁層38.40.42を形成す
る。これらの反応に対する温度範囲は典型的に600℃
乃至1000℃である0例えば、約850”Cの温度で
約1時間の間チタンジシリサイドを窒素へ露呈させるこ
とによって露出表面を窒化チタンへ変換させることが可
能である。高温熱サイクルに続いてコンタクト領域内へ
窒素、ボロン、又は炭素を低エネルギでイオン注入させ
て、シリサイド層32.34.36上方に障壁層38.
4゜0.42を形成することが可能である。これらの種
に対する典型的な注入エネルギは、コンタクト領域内の
元素の実効断面積に従って数百乃至数百エレクトロンボ
ルトの範囲内である。
これらの障壁を形成するプロセスにより障壁層38.4
0.42がシリサイド層32.34.36と自己整合さ
れる点に注意すべきである。
0.42がシリサイド層32.34.36と自己整合さ
れる点に注意すべきである。
これらの新しく形成された層38.40.42は金属と
しての特性を持っており、下側の接合16.18.20
からのシリコンに対しての拡散障壁として機能する。多
くの場合に、耐火性金属窒化物、ホウ化物、又は炭化物
は高温での耐火性金属又はジシリサイドと緊密にコンタ
クトした後は安定であることが分かっている。障壁層物
質の絶対的な安定性を確かめる為には三元的又は四元的
な分析が必要であるが、多くの場合に、変換の動向は非
常に遅く、従って実際的な装置の適用においては(95
0℃乃至1000℃の加熱した装置温度において最大1
乃至2時間)、熱力学が安定なカップルを厳密に支配す
るかどうかに拘らずこの物−カップルは安定であると考
えることが可能である。この安定性の例を後に説明する
。
しての特性を持っており、下側の接合16.18.20
からのシリコンに対しての拡散障壁として機能する。多
くの場合に、耐火性金属窒化物、ホウ化物、又は炭化物
は高温での耐火性金属又はジシリサイドと緊密にコンタ
クトした後は安定であることが分かっている。障壁層物
質の絶対的な安定性を確かめる為には三元的又は四元的
な分析が必要であるが、多くの場合に、変換の動向は非
常に遅く、従って実際的な装置の適用においては(95
0℃乃至1000℃の加熱した装置温度において最大1
乃至2時間)、熱力学が安定なカップルを厳密に支配す
るかどうかに拘らずこの物−カップルは安定であると考
えることが可能である。この安定性の例を後に説明する
。
第1F図を参照すると、相互接続体を形成する為に使用
される耐火性金属層44を二酸化シリコン層28上及び
コンタクト領域22,24.26内で金属窒化物、金属
ホウ化物、又は金属炭化物障壁層38.40,42上に
付着させる。該耐火性金属は低固有抵抗、好適には10
μΩ・cm以下、を有することが望ましいが、他の装置
の適用の場合、数百μΩ・Cmの固有抵抗も許容可能で
ある。バイポーラ装置の観点から、最も望ましい耐火性
金属は、タングステン又はモリブデンであり、それは理
想的な条件下において5乃至10μΩ・cmのオーダの
固有抵抗を持っている。障壁層構造及び相互接続体メタ
リゼーションの一連の可能な組合せを表■に示しである
。
される耐火性金属層44を二酸化シリコン層28上及び
コンタクト領域22,24.26内で金属窒化物、金属
ホウ化物、又は金属炭化物障壁層38.40,42上に
付着させる。該耐火性金属は低固有抵抗、好適には10
μΩ・cm以下、を有することが望ましいが、他の装置
の適用の場合、数百μΩ・Cmの固有抵抗も許容可能で
ある。バイポーラ装置の観点から、最も望ましい耐火性
金属は、タングステン又はモリブデンであり、それは理
想的な条件下において5乃至10μΩ・cmのオーダの
固有抵抗を持っている。障壁層構造及び相互接続体メタ
リゼーションの一連の可能な組合せを表■に示しである
。
表 工
高温相互接続体用の好適物質
農皇星
窒化物 ホウ化物 炭化物HfN
HfB、 HfCZrN ZrB、
ZrCTiN TiB2 T
iCTaN TaB、 TaCNbN
NbB2 NbCVN
VB、 VC−−−−wc、w、
c −−MoC,Mo、C CR,N Cr B、 Cr、
C。
HfB、 HfCZrN ZrB、
ZrCTiN TiB2 T
iCTaN TaB、 TaCNbN
NbB2 NbCVN
VB、 VC−−−−wc、w、
c −−MoC,Mo、C CR,N Cr B、 Cr、
C。
皿IJ01生
タングステン
モリブデン
上掲したものの全ての窒化物
上掲したものの全てのホウ化物
上掲したものの全ての炭化物
WSi、、 MoSi、、 TaSi、、 NbSi、
、 ZrSi2. TiSi、。
、 ZrSi2. TiSi、。
VSiit CrSi2
バイポーラ適用においては、相互接続体の全体的なシー
ト抵抗が可及的に低くなければならず、耐火性金属相互
接続体は置換されるアルミニウムよりも好適に1.5乃
至3倍厚さが厚い。然し乍ら、多くのMO8装置適用の
場合、接触抵抗が全体的な相互接続体抵抗を支配し、数
千人のオーダの耐火性金属の薄い層を使用することが可
能である。
ト抵抗が可及的に低くなければならず、耐火性金属相互
接続体は置換されるアルミニウムよりも好適に1.5乃
至3倍厚さが厚い。然し乍ら、多くのMO8装置適用の
場合、接触抵抗が全体的な相互接続体抵抗を支配し、数
千人のオーダの耐火性金属の薄い層を使用することが可
能である。
第1G図を参照すると、例えば、標準のプラズマエツチ
ング技術を使用して、耐火性金属層44内に相互接続パ
ターンを画定する。好適なプロセスにおいては、耐火性
金属層44上にホトレジスト層をスピン塗布し、次いで
露光及び現像を行って所望の相互接続パターンを画定す
る。次いで、その耐火性金属層を弗素又は塩素をベース
としたプラズマでドライエッチさせ、そのプラズマは選
択的に該金属をアタックする。コンタクト孔上の不整合
に基づく誤差は臨界的ではない。何故ならば、耐火性金
属相互接続層に対する下側の障壁層の相対的なエッチ比
は小さいからである。障壁層38.40.42の窒化物
、ホウ化物、及び炭化物物質は、下側のドープしたシリ
コン接合18.16.20を夫々保護する。
ング技術を使用して、耐火性金属層44内に相互接続パ
ターンを画定する。好適なプロセスにおいては、耐火性
金属層44上にホトレジスト層をスピン塗布し、次いで
露光及び現像を行って所望の相互接続パターンを画定す
る。次いで、その耐火性金属層を弗素又は塩素をベース
としたプラズマでドライエッチさせ、そのプラズマは選
択的に該金属をアタックする。コンタクト孔上の不整合
に基づく誤差は臨界的ではない。何故ならば、耐火性金
属相互接続層に対する下側の障壁層の相対的なエッチ比
は小さいからである。障壁層38.40.42の窒化物
、ホウ化物、及び炭化物物質は、下側のドープしたシリ
コン接合18.16.20を夫々保護する。
第1G図に示した如く、本構成体をガラス層46、好適
にはリン蒸着酸化シリコンガラス(phosophov
apox glass又は単にpvxと略称)でコーテ
ィングする。このガラス層は該相互接続体を画定する為
に使用される耐火性金属層44よりも一層厚い。次いで
、本構成体全体を800℃乃至1050℃の範囲の高温
へ加熱し、表面張力下で該ガラスをフロー即ち流動させ
、第1H図に示した如く。
にはリン蒸着酸化シリコンガラス(phosophov
apox glass又は単にpvxと略称)でコーテ
ィングする。このガラス層は該相互接続体を画定する為
に使用される耐火性金属層44よりも一層厚い。次いで
、本構成体全体を800℃乃至1050℃の範囲の高温
へ加熱し、表面張力下で該ガラスをフロー即ち流動させ
、第1H図に示した如く。
本構成体の表面トポグラフィ即ち形状を滑らかとさせる
。
。
ガラス層46の上表面48が第1H図に示した如く実質
的に平坦化した後に、貫通孔を層46内にエツチング形
成する。この貫通孔は所定の位置において下側の耐火性
金属相互接続層44を露出させる。耐火性物質層が平坦
化された表面48上及び貫通孔内に付着され、その際に
前述した所定の位置において下側の相互接続層44とコ
ンタクトする。次いで、該耐火性金属は、例えば、前述
した標準のプラズマエツチング技術を使用して所定のパ
ターンの相互接続体56に形成する。これにより、第1
工図に示した如く、付加的な相互接続層56を形成する
ことを可能とする。ガラス層を繰り返し付着させ、それ
を再流動させ、且つ爾後の金属層間の接続を可能とする
孔を開口することにより、多数の金属層を有する垂直な
多層相互接続構成を形成することが可能であり、それは
集積回路装置上の全てのトランジスタを一層効率的に使
用することを可能とする。
的に平坦化した後に、貫通孔を層46内にエツチング形
成する。この貫通孔は所定の位置において下側の耐火性
金属相互接続層44を露出させる。耐火性物質層が平坦
化された表面48上及び貫通孔内に付着され、その際に
前述した所定の位置において下側の相互接続層44とコ
ンタクトする。次いで、該耐火性金属は、例えば、前述
した標準のプラズマエツチング技術を使用して所定のパ
ターンの相互接続体56に形成する。これにより、第1
工図に示した如く、付加的な相互接続層56を形成する
ことを可能とする。ガラス層を繰り返し付着させ、それ
を再流動させ、且つ爾後の金属層間の接続を可能とする
孔を開口することにより、多数の金属層を有する垂直な
多層相互接続構成を形成することが可能であり、それは
集積回路装置上の全てのトランジスタを一層効率的に使
用することを可能とする。
次に第2図を参照すると、第2図は本発明に基づく装置
を製造する別の好適な方法の処理段階を示している。第
2A図には、概略断面図で、バイポーラトランジスタ装
置200が示されており、それは第1A図に図示した如
く、メタルコンタクトを形成すべき点迄製造がなされて
いる状態である。コンタクト領域210.212.21
4は本装置のn−エピタキシャル層222内に形成され
ているn十領域216、p領域218、及びn+領域2
20上に夫々形成されており、その場合に、n−エピタ
キシャル層222の・上表面上に付着形成されている二
酸化シリコン層224内に孔を形成することによって形
成されている。ここにおいても又後の実施例においても
注意すべきことであるが、ここで選択されたバイポーラ
装置の構成は例示的であって、本発明を他のMOS又は
ダイオード構成において使用することも本発明の範囲内
のものである。
を製造する別の好適な方法の処理段階を示している。第
2A図には、概略断面図で、バイポーラトランジスタ装
置200が示されており、それは第1A図に図示した如
く、メタルコンタクトを形成すべき点迄製造がなされて
いる状態である。コンタクト領域210.212.21
4は本装置のn−エピタキシャル層222内に形成され
ているn十領域216、p領域218、及びn+領域2
20上に夫々形成されており、その場合に、n−エピタ
キシャル層222の・上表面上に付着形成されている二
酸化シリコン層224内に孔を形成することによって形
成されている。ここにおいても又後の実施例においても
注意すべきことであるが、ここで選択されたバイポーラ
装置の構成は例示的であって、本発明を他のMOS又は
ダイオード構成において使用することも本発明の範囲内
のものである。
第2B図を参照すると、金属窒化物、ホウ化物、又は炭
化物からなる障壁層226は、約500℃を越える温度
でシリコンと安定なカップルを形成するが、それは二酸
化シリコン層224上及びコンタクト領域210.21
2,214内へ形成され、下側のドープ領域と電気的に
コンタクトする。
化物からなる障壁層226は、約500℃を越える温度
でシリコンと安定なカップルを形成するが、それは二酸
化シリコン層224上及びコンタクト領域210.21
2,214内へ形成され、下側のドープ領域と電気的に
コンタクトする。
障壁層物質は好適には、タングステン、モリブデン、タ
ンタル、又はチタン等の金属からなる耐火性金属窒化物
、ホウ化物、又は炭化物である。注意すべきことである
が、表Iにより、ニオブ、ジルコニウム、バナジウム、
クロムも使用することが可能である8この障壁層は、例
えば化学蒸着(CVD)、スパッタリング、物理的蒸着
、又はイオンビーム付着等の何れかの公知の付着技術に
よって形成することが可能である。
ンタル、又はチタン等の金属からなる耐火性金属窒化物
、ホウ化物、又は炭化物である。注意すべきことである
が、表Iにより、ニオブ、ジルコニウム、バナジウム、
クロムも使用することが可能である8この障壁層は、例
えば化学蒸着(CVD)、スパッタリング、物理的蒸着
、又はイオンビーム付着等の何れかの公知の付着技術に
よって形成することが可能である。
第2C図を参照すると、例えば、4M準的なプラズマエ
ツチング技術を使用して、相互接続体227のパターン
を障壁層226内に画定する。好適なプロセスにおいて
、ホトレジスト層を障壁層226上にスピン形成し、次
いで露光させ且つ現像させて所望の相互接続パターンを
画定する。次いで、障壁金属層を弗素又は塩素をベース
としたプラズマでドライエッチし、すると該プラズマは
その障壁層物質を選択的にアタックする。このアプロー
チでは障壁物質がコンタクト孔に対して自己整合するこ
との特徴を欠如しているが、多くの装置適用においてこ
のプロセスは完全に許容可能なものである。パターン化
した障壁層226によって形成される相互接続体227
を次いで絶縁層228、好適にはPvx、でコーティン
グし、それを次いで第2D図に示した如く平坦化させる
。この平坦化は、好適には、第1G図及び第1H図に関
連して前に説明した技術を使用して実施される。
ツチング技術を使用して、相互接続体227のパターン
を障壁層226内に画定する。好適なプロセスにおいて
、ホトレジスト層を障壁層226上にスピン形成し、次
いで露光させ且つ現像させて所望の相互接続パターンを
画定する。次いで、障壁金属層を弗素又は塩素をベース
としたプラズマでドライエッチし、すると該プラズマは
その障壁層物質を選択的にアタックする。このアプロー
チでは障壁物質がコンタクト孔に対して自己整合するこ
との特徴を欠如しているが、多くの装置適用においてこ
のプロセスは完全に許容可能なものである。パターン化
した障壁層226によって形成される相互接続体227
を次いで絶縁層228、好適にはPvx、でコーティン
グし、それを次いで第2D図に示した如く平坦化させる
。この平坦化は、好適には、第1G図及び第1H図に関
連して前に説明した技術を使用して実施される。
絶縁層228の上表面が平坦化されると、エツチングに
よって層228内に貫通孔を形成することが可能であり
且つその後に付着及びパターン化を行って貫通導体を形
成する。このことは、第1工図に関連して前の実施例に
関して説明したのと同様な態様で付加的な相互接続層を
形成することを可能とする。前述したものと同様な態様
で、垂直な多層乃至はマルチレベルの相互接続構成体を
形成することが可能である。
よって層228内に貫通孔を形成することが可能であり
且つその後に付着及びパターン化を行って貫通導体を形
成する。このことは、第1工図に関連して前の実施例に
関して説明したのと同様な態様で付加的な相互接続層を
形成することを可能とする。前述したものと同様な態様
で、垂直な多層乃至はマルチレベルの相互接続構成体を
形成することが可能である。
次に第3図を参照すると、本発明に基づく装置を製造す
る更に別の好適な方法の幾つかの処理段階が示されてい
る。ここでも、この別の好適な方法の説明はバイポーラ
トランジスタ装置300から開始され、そわば二酸化シ
リコン絶縁層316内に形成されたコンタクト領域31
0.312.314を具備している。障壁層318が二
酸化シリコン層316上及びコンタクト領域310.3
12.314内へ付着形成され、下側に存在するシリコ
ンエピタキシャル層のドープ領域とコンタクトする゛、
前述した実施例の如く、障壁層318は好適には耐火性
金属窒化物、ホウ化物、又は炭化物物質であり、それは
約500℃をこえる高温でシリコンと安定なカップルを
形成する。この障壁層318は、CVD、スパッタリン
グ、物理的蒸着、又はイオンビーム付着等の公知の技術
を使用して付着される。第3図の構成では自己整合した
障壁層とシリサイド層は得られない。
る更に別の好適な方法の幾つかの処理段階が示されてい
る。ここでも、この別の好適な方法の説明はバイポーラ
トランジスタ装置300から開始され、そわば二酸化シ
リコン絶縁層316内に形成されたコンタクト領域31
0.312.314を具備している。障壁層318が二
酸化シリコン層316上及びコンタクト領域310.3
12.314内へ付着形成され、下側に存在するシリコ
ンエピタキシャル層のドープ領域とコンタクトする゛、
前述した実施例の如く、障壁層318は好適には耐火性
金属窒化物、ホウ化物、又は炭化物物質であり、それは
約500℃をこえる高温でシリコンと安定なカップルを
形成する。この障壁層318は、CVD、スパッタリン
グ、物理的蒸着、又はイオンビーム付着等の公知の技術
を使用して付着される。第3図の構成では自己整合した
障壁層とシリサイド層は得られない。
第3C図に示した如く、障壁層318上に導電性相互接
続層320が形成される。この導電性相互接続層320
は好適には、例えばタングステン等の比較的低い固有抵
抗をもった耐火性金属から構成する。この構成において
、タングステンは、例えばタンタル窒化物を使用して構
成した障壁層内へ浸透することがなく且つシリコンの移
動も同様にこの障壁層によって禁止されることが分かっ
た。第8A図及び第8B図は、本発明の1実施例に基づ
くタングステン/タンタル窒化物/シリコン楕成のオー
ジェ(Auger) Hさ分布を示している。
続層320が形成される。この導電性相互接続層320
は好適には、例えばタングステン等の比較的低い固有抵
抗をもった耐火性金属から構成する。この構成において
、タングステンは、例えばタンタル窒化物を使用して構
成した障壁層内へ浸透することがなく且つシリコンの移
動も同様にこの障壁層によって禁止されることが分かっ
た。第8A図及び第8B図は、本発明の1実施例に基づ
くタングステン/タンタル窒化物/シリコン楕成のオー
ジェ(Auger) Hさ分布を示している。
第8A図は加熱前の本構成体の深さ分布であり、第8B
図は30分間950℃でベーキングした後の本構成体の
深さ分布である。第8B図から理解される如く、タング
ステン層内へのシリコンの浸透又はその逆の減少は殆ど
無い。このことは、比較的低い固有抵抗で約8乃至15
μΩ・amの構成体とさせる。
図は30分間950℃でベーキングした後の本構成体の
深さ分布である。第8B図から理解される如く、タング
ステン層内へのシリコンの浸透又はその逆の減少は殆ど
無い。このことは、比較的低い固有抵抗で約8乃至15
μΩ・amの構成体とさせる。
第3D図に示した如く、相互接続パターンは。
例えば、前の実施例に関して説明したのと同様の樟準の
プラズマエツチング技術を使用して、相互接続層320
及び下側の障壁層318内に相互接続パターンを画定す
る。第3E図を参照すると、その結果得られる構成体は
、Pvxガラス等の絶縁物質からなる層322でコーテ
ィングされ、その層は前述した実施例に関して説明した
態様で後に平坦化される0次いで、この構成体は、前の
実施例に関して説明した爾後の相互接続層を製造する準
備がなされる。
プラズマエツチング技術を使用して、相互接続層320
及び下側の障壁層318内に相互接続パターンを画定す
る。第3E図を参照すると、その結果得られる構成体は
、Pvxガラス等の絶縁物質からなる層322でコーテ
ィングされ、その層は前述した実施例に関して説明した
態様で後に平坦化される0次いで、この構成体は、前の
実施例に関して説明した爾後の相互接続層を製造する準
備がなされる。
第4図を参照すると、本発明に基づく装置を製造する更
に別の好適な方法が示されており、ここでも、メタルコ
ンタクトが形成されるべき点迄既に処理されているバイ
ポーラトランジスタ装置400からプロセスが開始され
る。第4A図に示した如く、装置400は二酸化シリコ
ン絶縁層402を有しており、その中にコンタクト領域
404゜406.408が形成されている。第4B図に
示 。
に別の好適な方法が示されており、ここでも、メタルコ
ンタクトが形成されるべき点迄既に処理されているバイ
ポーラトランジスタ装置400からプロセスが開始され
る。第4A図に示した如く、装置400は二酸化シリコ
ン絶縁層402を有しており、その中にコンタクト領域
404゜406.408が形成されている。第4B図に
示 。
した如く、耐火性金属ジシリサイド層410が二酸化シ
リコン絶縁層402上及びコンタクト領域404.40
6.408内に、化学蒸着、スパッタリング、物理的蒸
着、又はイオンビーム付着等の公知の付着技術を使用し
て形成される。耐火性金属ジシリサイド層410は、コ
ンタクト領域406.408,410下側のドープ領域
とコンタクト即ち接触する0次いで、耐火性金属ジシリ
サイド層410を、公知のホトレジスト及びエツチング
技術を使用して、パターン化すると共にエツチングし、
第4C図に示した如く、コンタクト領域404,406
,408内及びその回りに島状部412.414.41
6を残存させる。第4D図を参照すると、障壁層418
.420.422は、好適には耐火性金属ジシリサイド
内にボロン、窒素、又は炭素をイオン注入させるか又は
本構成体をボロン、窒素、又は炭素の反応性雰囲気中に
位置させて耐火性金属ホウ化物、窒化物、又は炭化物か
らなる障壁層を形成させるかの何れかによって島状部4
12.414.416内に形成される。該雰囲気はシリ
サイド島状部412.414.416の端部をシールす
ることが好適である。
リコン絶縁層402上及びコンタクト領域404.40
6.408内に、化学蒸着、スパッタリング、物理的蒸
着、又はイオンビーム付着等の公知の付着技術を使用し
て形成される。耐火性金属ジシリサイド層410は、コ
ンタクト領域406.408,410下側のドープ領域
とコンタクト即ち接触する0次いで、耐火性金属ジシリ
サイド層410を、公知のホトレジスト及びエツチング
技術を使用して、パターン化すると共にエツチングし、
第4C図に示した如く、コンタクト領域404,406
,408内及びその回りに島状部412.414.41
6を残存させる。第4D図を参照すると、障壁層418
.420.422は、好適には耐火性金属ジシリサイド
内にボロン、窒素、又は炭素をイオン注入させるか又は
本構成体をボロン、窒素、又は炭素の反応性雰囲気中に
位置させて耐火性金属ホウ化物、窒化物、又は炭化物か
らなる障壁層を形成させるかの何れかによって島状部4
12.414.416内に形成される。該雰囲気はシリ
サイド島状部412.414.416の端部をシールす
ることが好適である。
第4E図を参照すると、好適には耐火性金属又は耐火性
金属化合物から構成される導電性相互接続層424を二
酸化シリコン層402及び障壁層418.420.42
2上及びコンタクト領域404.406.408内に形
成する。次いで、相互接続層424を、前述した実施例
における相互接続体の形成に関して説明したものの様な
エツチング技術を使用して相互接続体426(第4F図
参照)へパターン化させる。第4G図に示した如く、次
いでPvX絶縁層428を本構成体上に形成し且つ前述
した前の実施例に関して説明した如く、付加的な相互接
続レベルの形成の準備の為に平坦化を行う。
金属化合物から構成される導電性相互接続層424を二
酸化シリコン層402及び障壁層418.420.42
2上及びコンタクト領域404.406.408内に形
成する。次いで、相互接続層424を、前述した実施例
における相互接続体の形成に関して説明したものの様な
エツチング技術を使用して相互接続体426(第4F図
参照)へパターン化させる。第4G図に示した如く、次
いでPvX絶縁層428を本構成体上に形成し且つ前述
した前の実施例に関して説明した如く、付加的な相互接
続レベルの形成の準備の為に平坦化を行う。
第5゛図を参照すると、本発明に基づく装置を製造する
為の更に別の好適方法の幾つかの処理段階を概略断面図
で示しである。ここでも、第5A図に示した如く、出発
点におけるバイポーラトランジスタ装置500はメタル
コンタクトを形成すべき点迄処理が行われている。装置
500は、二酸化シリコン層508内に形成したコンタ
クト領域502.504.506を持ッテいル。第5B
図を参照すると、耐火性金属ジシリサイド層510.5
12.514が、例えば、第1A図乃至第1D図に図示
した1番目の好適実施例に関して説明した方法によって
夫々コンクタト領域502.504.506内に形成さ
れる。これらのジシリサイド層510.512.514
はコンタクト領域502.504.506の下側のドー
プ領域とコンタクトしている。第5C図に示した如く、
好適には金属窒化物、ホウ化物、又は炭化物から構成さ
れる障壁層516を二酸化シリコン層508及び耐火性
金属ジシリサイド層510.512.514上に、例え
ば、化学蒸着、スパッタリング、物理的蒸着、又はイオ
ンビーム付着等によって付着させる。
為の更に別の好適方法の幾つかの処理段階を概略断面図
で示しである。ここでも、第5A図に示した如く、出発
点におけるバイポーラトランジスタ装置500はメタル
コンタクトを形成すべき点迄処理が行われている。装置
500は、二酸化シリコン層508内に形成したコンタ
クト領域502.504.506を持ッテいル。第5B
図を参照すると、耐火性金属ジシリサイド層510.5
12.514が、例えば、第1A図乃至第1D図に図示
した1番目の好適実施例に関して説明した方法によって
夫々コンクタト領域502.504.506内に形成さ
れる。これらのジシリサイド層510.512.514
はコンタクト領域502.504.506の下側のドー
プ領域とコンタクトしている。第5C図に示した如く、
好適には金属窒化物、ホウ化物、又は炭化物から構成さ
れる障壁層516を二酸化シリコン層508及び耐火性
金属ジシリサイド層510.512.514上に、例え
ば、化学蒸着、スパッタリング、物理的蒸着、又はイオ
ンビーム付着等によって付着させる。
第5D図に示した如く、障壁層516はパターン化され
且つエツチングされて、金属ジシリサイドN!J510
,512.514上及びコンタクト領域502,504
,506の周りに島状部518.520.522を形成
する。第5E図に示した如く、導電性相互接続層524
を、二酸化シリコン層508及び島状部518.520
.522上及びコンタクト領域502,504,506
内に形成させる。第5F図に示した如く、前述した実施
例に関して前に説明した如き公知の技術を使用して、導
電性相互接続層524をパターン化し且つエツチングし
て、相互接続体526を形成する。
且つエツチングされて、金属ジシリサイドN!J510
,512.514上及びコンタクト領域502,504
,506の周りに島状部518.520.522を形成
する。第5E図に示した如く、導電性相互接続層524
を、二酸化シリコン層508及び島状部518.520
.522上及びコンタクト領域502,504,506
内に形成させる。第5F図に示した如く、前述した実施
例に関して前に説明した如き公知の技術を使用して、導
電性相互接続層524をパターン化し且つエツチングし
て、相互接続体526を形成する。
次いで1本構成体を、例えばPvXガラス等の絶縁層5
28でコーティングし、次いでそれを前述した方法に基
づいて第5G図に示した如く平坦化させる。次いで1本
構成体は、前述した技術に基づいて付加的な相互接続層
を形成する為に準備がなされる。
28でコーティングし、次いでそれを前述した方法に基
づいて第5G図に示した如く平坦化させる。次いで1本
構成体は、前述した技術に基づいて付加的な相互接続層
を形成する為に準備がなされる。
本発明に基づく装置を製造する更に別の好適方法を概略
断面図で第6図に示しである。この実施例の説明も、第
6A図に示した如く、メタルコンタクトを形成すべき点
迄既に製造したバイポーラトランジスタ装置1600か
らプロセスが開始する。
断面図で第6図に示しである。この実施例の説明も、第
6A図に示した如く、メタルコンタクトを形成すべき点
迄既に製造したバイポーラトランジスタ装置1600か
らプロセスが開始する。
装置600は、二酸化シリコン層608内に形成されて
いるコンタクト領域602.604.6゜6を持ってい
る。第6B図を参照すると、耐火性金属ジシリサイド層
610.612.614を第5B図に関して前に説明し
た技術に従ってコンタクト領域602,604,606
内に形成させる。
いるコンタクト領域602.604.6゜6を持ってい
る。第6B図を参照すると、耐火性金属ジシリサイド層
610.612.614を第5B図に関して前に説明し
た技術に従ってコンタクト領域602,604,606
内に形成させる。
第6C図に示した如く、好適には耐火性金属窒化物、ホ
ウ化物、又は炭化物から構成される障壁層を、二酸化シ
リコン層608及び耐火性金属ジシリサイド層610,
612,614上及びコンタクト領域602,604,
606内に、第5C図に関して前に説明した方法に従っ
て形成させる。
ウ化物、又は炭化物から構成される障壁層を、二酸化シ
リコン層608及び耐火性金属ジシリサイド層610,
612,614上及びコンタクト領域602,604,
606内に、第5C図に関して前に説明した方法に従っ
て形成させる。
第6D図に示した如く、次いで障壁層616を。
前述した技術に従って、パターン化し且つエツチングし
て、相互接続体618を形成する。第6E図に示した如
く、好適にはPvXガラスからなる絶縁層620を相互
接続体618及び二酸化シリコン層608上に形成し、
次いで爾後に平坦化させる0次いで、本構成体は、前述
した別の実施例に関して前に説明した態様で付加的な相
互接続レベルを製造する準備がなされる。
て、相互接続体618を形成する。第6E図に示した如
く、好適にはPvXガラスからなる絶縁層620を相互
接続体618及び二酸化シリコン層608上に形成し、
次いで爾後に平坦化させる0次いで、本構成体は、前述
した別の実施例に関して前に説明した態様で付加的な相
互接続レベルを製造する準備がなされる。
本発明に基づき多層相互接続構成体を形成する好適な1
方法を第7図に示しである。この実施例の説明も、第7
A図に示した如くメタルコンタクトを形成すべき点迄既
に製造されたバイポーラトランジスタ装置700からプ
ロセスが開始される。
方法を第7図に示しである。この実施例の説明も、第7
A図に示した如くメタルコンタクトを形成すべき点迄既
に製造されたバイポーラトランジスタ装置700からプ
ロセスが開始される。
装置700はドープしたシリコン基板709上に設けら
れた二酸化シリコン層708の層中に形成されているコ
ンタクト領域702,704.706を持っている。第
7B図を参照すると、約500℃を越える温度でシリコ
ンと安定したカップルを形成する金属窒化物、ホウ化物
、又は炭化物を有する障壁層710を、二酸化シリコン
層708及びコンタクト領域702.704.706内
に形成し、基板709内で前記コンタクト領域の下側に
存在するドープ領域と電気的接触をする。障壁層の組成
及び二酸化シリコン層上へのその形成方法は第2B図に
関して説明したものと同じである。
れた二酸化シリコン層708の層中に形成されているコ
ンタクト領域702,704.706を持っている。第
7B図を参照すると、約500℃を越える温度でシリコ
ンと安定したカップルを形成する金属窒化物、ホウ化物
、又は炭化物を有する障壁層710を、二酸化シリコン
層708及びコンタクト領域702.704.706内
に形成し、基板709内で前記コンタクト領域の下側に
存在するドープ領域と電気的接触をする。障壁層の組成
及び二酸化シリコン層上へのその形成方法は第2B図に
関して説明したものと同じである。
第7C図を参照すると、タングステン等の耐火性金属か
ら構成される層712を障壁層710上に形成する。次
いで、従来のホトレジスタ技術を使用して、層712を
マスクし、その中に垂直支柱又は貫通導体の所望のパタ
ーンを画定する。所望の貫通導体パターンが形成された
後、耐火性金属層712を、タングステンとは反応する
が障壁層物質とは如何なる実質的な態様でも反応するこ
とのないエッチャントを使用して、エツチングする。好
適には、非等方的エッチプロセスを使用してこれらの貫
通導体構造を画定する。耐火性金属層712がタングス
テンを有する場合には、弗素をベースとしたドライエッ
チャントを使用する。
ら構成される層712を障壁層710上に形成する。次
いで、従来のホトレジスタ技術を使用して、層712を
マスクし、その中に垂直支柱又は貫通導体の所望のパタ
ーンを画定する。所望の貫通導体パターンが形成された
後、耐火性金属層712を、タングステンとは反応する
が障壁層物質とは如何なる実質的な態様でも反応するこ
とのないエッチャントを使用して、エツチングする。好
適には、非等方的エッチプロセスを使用してこれらの貫
通導体構造を画定する。耐火性金属層712がタングス
テンを有する場合には、弗素をベースとしたドライエッ
チャントを使用する。
ホトレジストマスクは、所定のマスクパターンに従って
貫通導体のパターンを形成するエツチングプロセスを行
うことを可能とする。障壁層は該エッチャントとは反応
しないので、このエツチングプロセスは障壁層710の
上表面で停止し、且つ第7D図に示した如く、貫通導体
714の所定のパターンが障壁層710上に形成される
。
貫通導体のパターンを形成するエツチングプロセスを行
うことを可能とする。障壁層は該エッチャントとは反応
しないので、このエツチングプロセスは障壁層710の
上表面で停止し、且つ第7D図に示した如く、貫通導体
714の所定のパターンが障壁層710上に形成される
。
貫通導体714の形成及びそれを画定するのに使用した
ホトレジストの除去に続いて、ホトレジスト物質からな
る第2層を障壁層710及び貫通導体支柱714の所望
のパターン上に付着させる。
ホトレジストの除去に続いて、ホトレジスト物質からな
る第2層を障壁層710及び貫通導体支柱714の所望
のパターン上に付着させる。
次いで、そのホトレジストは所定の相互接続パターンに
従い露光させる。露光されたホトレジストパターンは、
障壁層物質(好適には、本実施例においては、耐火性金
属窒化物、ホウ化物、又は炭化物)とは反応するが、貫
通導体支柱物質(好適には、本実施例においては、タン
グステン)とは反応しないエッチャントに対して該障壁
層710をマスクする。障壁層710の保護されていな
い領域が該エッチャントでエツチングされ、従って貫通
導体714に影響を与えること無く障壁層物質が選択的
に除去される。従って、障壁層710はホトレジストマ
スクパターンの周り及び貫通導体714の周りを二酸化
シリコン層708迄エツチングされ、その際に、第7E
図に示した如く。
従い露光させる。露光されたホトレジストパターンは、
障壁層物質(好適には、本実施例においては、耐火性金
属窒化物、ホウ化物、又は炭化物)とは反応するが、貫
通導体支柱物質(好適には、本実施例においては、タン
グステン)とは反応しないエッチャントに対して該障壁
層710をマスクする。障壁層710の保護されていな
い領域が該エッチャントでエツチングされ、従って貫通
導体714に影響を与えること無く障壁層物質が選択的
に除去される。従って、障壁層710はホトレジストマ
スクパターンの周り及び貫通導体714の周りを二酸化
シリコン層708迄エツチングされ、その際に、第7E
図に示した如く。
所望の相互接続パターン716を形成しその上に貫通導
体714を配設させる。
体714を配設させる。
貫通導体714はこの第2エツチヤントによって影響さ
れることがないので、それらはマスクとして働き、第2
エツチヤントが貫通導体直下に設けられている障壁層物
質をエツチングすることを防止する。従って、貫通導体
が相互接続パターンに対して不整合であっても、相互接
続体は自動的に延長されて不整合の貫通導体と一致し、
その際に各貫通導体714の底部表面積と実質的に同姓
のコンタクト面積を形成することが理解される。
れることがないので、それらはマスクとして働き、第2
エツチヤントが貫通導体直下に設けられている障壁層物
質をエツチングすることを防止する。従って、貫通導体
が相互接続パターンに対して不整合であっても、相互接
続体は自動的に延長されて不整合の貫通導体と一致し、
その際に各貫通導体714の底部表面積と実質的に同姓
のコンタクト面積を形成することが理解される。
次に、第7F図を参照すると、この構成体は好適にはリ
ン蒸着酸化シリコンガラス(pvx)からなるガラス層
でコーティングされており、その層は貫通導体支柱71
4の高さよりも厚さが厚い。
ン蒸着酸化シリコンガラス(pvx)からなるガラス層
でコーティングされており、その層は貫通導体支柱71
4の高さよりも厚さが厚い。
次いで、構成体全体を8oO℃乃至1050℃の範囲内
の高温へ加熱し、表面張力下で該ガラスをフローさせて
、第7F図に示した如く1本構成体の表面トポグラフィ
即ち表面形状を滑らかにする。
の高温へ加熱し、表面張力下で該ガラスをフローさせて
、第7F図に示した如く1本構成体の表面トポグラフィ
即ち表面形状を滑らかにする。
ガラス層718の上表面720が第7F図に示した如く
実質的に平坦化された後に、層718をエッチバックし
て、実質的に平坦な表面722を形成し、該表面は、第
7G図に示した如く、貫通導体714の頂部を露出させ
る6ガラス層のエッチャントが1貫通導体金属とガラス
との適宜の選択性を持った、弗素ベースの化合物(CH
F、 /C,F。
実質的に平坦化された後に、層718をエッチバックし
て、実質的に平坦な表面722を形成し、該表面は、第
7G図に示した如く、貫通導体714の頂部を露出させ
る6ガラス層のエッチャントが1貫通導体金属とガラス
との適宜の選択性を持った、弗素ベースの化合物(CH
F、 /C,F。
混合物)であることが望ましい、該ガラスのエッチ速度
が貫通導体金属のエッチ速度よりも大きいか又は等しい
限り、該ガラスエッチャントは貫通導体金属と反応する
ものであっても良い。第2層の相互接続体を形成する為
に使用される金属層を。
が貫通導体金属のエッチ速度よりも大きいか又は等しい
限り、該ガラスエッチャントは貫通導体金属と反応する
ものであっても良い。第2層の相互接続体を形成する為
に使用される金属層を。
ガラス層7189の平坦な表面722及び貫通導体71
4の露出された頂部上に形成することが可能である0次
いで、この金属層を、従来のホトレジスト技術を使用し
て、第2相互接続層に形成する。
4の露出された頂部上に形成することが可能である0次
いで、この金属層を、従来のホトレジスト技術を使用し
て、第2相互接続層に形成する。
第8図を参照すると、本発明°に基づくシリコン移動障
壁を使用する構成体の実施例のオージェ深さ分布°を示
している。第8A図は、この構成体の深さ分布を示して
おり、該構成体は、シリコン基板とその上に形成された
タングステン層との間に設けられたタンタル窒化物障壁
層を有している。
壁を使用する構成体の実施例のオージェ深さ分布°を示
している。第8A図は、この構成体の深さ分布を示して
おり、該構成体は、シリコン基板とその上に形成された
タングステン層との間に設けられたタンタル窒化物障壁
層を有している。
曲8802はタングステン物質の深さ分布を示しており
1曲線804はシリコン物質の深さ分布を示している。
1曲線804はシリコン物質の深さ分布を示している。
障壁層は曲線806及び808で表されており、それら
は夫々タンタル及び窒素の深さ分布である。本構成体を
1時間半の間950℃に加熱した後、第8B図のオージ
ェ深さ分布を取った。タングステン及びシリコン深さ分
布曲線802.804から理解される如く、タングステ
ン内へのシリコンの浸透は殆ど存在しておらず、その逆
も又真である。
は夫々タンタル及び窒素の深さ分布である。本構成体を
1時間半の間950℃に加熱した後、第8B図のオージ
ェ深さ分布を取った。タングステン及びシリコン深さ分
布曲線802.804から理解される如く、タングステ
ン内へのシリコンの浸透は殆ど存在しておらず、その逆
も又真である。
本発明のこれらの実施例の説明から理解される如く、本
発明の障壁層は、高温でシリコンと安定なカップルを形
成する物質を有している。即ち。
発明の障壁層は、高温でシリコンと安定なカップルを形
成する物質を有している。即ち。
その障壁層は、それ自身劣化に耐える一方、高温でコン
タクト領域内へのシリコンの移動を防止する。幾つかの
実施例においては、障壁層は充分に低い固有抵抗の物質
を有しており、該物質は適宜の電気的相互接続体及び高
温での安定した障壁を形成する。別の実施例においては
、障壁層は下側のシリコンと、本発明に基づき高温で劣
化することのない耐火性金属で構成されている導電性相
互接続体との間に障壁を形成する。この高温安定性は、
ガラス流動平坦化の様な高温処理技術を使用することを
可能とするばかりか、破壊又は劣化さセルこと無しに本
装置を高温で動作させることを可能としている。
タクト領域内へのシリコンの移動を防止する。幾つかの
実施例においては、障壁層は充分に低い固有抵抗の物質
を有しており、該物質は適宜の電気的相互接続体及び高
温での安定した障壁を形成する。別の実施例においては
、障壁層は下側のシリコンと、本発明に基づき高温で劣
化することのない耐火性金属で構成されている導電性相
互接続体との間に障壁を形成する。この高温安定性は、
ガラス流動平坦化の様な高温処理技術を使用することを
可能とするばかりか、破壊又は劣化さセルこと無しに本
装置を高温で動作させることを可能としている。
前述した如く、エミッタコンタクトの寸法が減少すると
、バイポーラトランジスタにおける増加した電流集中、
時期竿部のエレクトロマイグレーション破壊、及び接合
スパイキングの可能性が一層高くなる。本発明に基づき
相互接続体物質としての耐火性金属を使用することが望
ましいのは、これらの金属はAIよりも一層大きなエレ
クトロマイグレーション抵抗を持っており、且つ一層厚
い耐火性金属線を使用することによりその回路を流れる
実効電流密度を減少するからである。金属窒化物、ホウ
化物、又は炭化物層は、動作中にシリコン又は金属拡散
に対して非常に良好な障壁を提供し、且つ狭い接合スパ
イキングを減少させる上で重要な役割を演じる。この障
壁は又耐火性相互接続物質がシリコンと遭遇させないの
で、シリサイドが形成されることを取り除いている。
、バイポーラトランジスタにおける増加した電流集中、
時期竿部のエレクトロマイグレーション破壊、及び接合
スパイキングの可能性が一層高くなる。本発明に基づき
相互接続体物質としての耐火性金属を使用することが望
ましいのは、これらの金属はAIよりも一層大きなエレ
クトロマイグレーション抵抗を持っており、且つ一層厚
い耐火性金属線を使用することによりその回路を流れる
実効電流密度を減少するからである。金属窒化物、ホウ
化物、又は炭化物層は、動作中にシリコン又は金属拡散
に対して非常に良好な障壁を提供し、且つ狭い接合スパ
イキングを減少させる上で重要な役割を演じる。この障
壁は又耐火性相互接続物質がシリコンと遭遇させないの
で、シリサイドが形成されることを取り除いている。
更に、本発明の構成体は高温処理に耐えることが出来る
ので1層間トポグラフィもPvxリフロー技術を使用し
て滑らかとさせることが可能である。従って、本発明に
基づく耐火性メタリゼーションは現在使用されれている
アルミニウムメタリゼーションよりも一層厚さが厚いが
、このリフロー技術を使用して発生された粗雑なトポグ
ラフィを滑らかとさせ、その際にこの様な性質の多層メ
タリゼーション方法を現実的なものとしている。
ので1層間トポグラフィもPvxリフロー技術を使用し
て滑らかとさせることが可能である。従って、本発明に
基づく耐火性メタリゼーションは現在使用されれている
アルミニウムメタリゼーションよりも一層厚さが厚いが
、このリフロー技術を使用して発生された粗雑なトポグ
ラフィを滑らかとさせ、その際にこの様な性質の多層メ
タリゼーション方法を現実的なものとしている。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
第1図A乃至工は本発明に基づく装置を製造する好適な
方法の幾つかの処理段階を示した概略断面図、第2A乃
至り図は本発明に基づく装置を製造する別の好適な方法
の幾つかの処理段階を示した概略断面図、第3図A乃至
Eは本発明に基づく装置を製造する更に別の好適な方法
の幾つかの処理段階を示した概略断面図、第4図A乃至
Gは本発明に基づく装置を製造する更に別の好適な方法
の幾つかの処理段階を示した概略断面図、第5図A乃至
Gは本発明に基づく装置を製造する更に別の好適な方法
の幾つかの処理段階を示した概略断面図、第6図A乃至
Eは本発明に基づく装置を製造する更に別の好適な方法
の幾つかの処理段階を示した概略断面図、第7図A乃至
Gは本発明に基づく多層セル間構成体を具備した装置を
製造する好適な方法の幾つかの処理段階を示した概略断
面図、第8図(a)及び(b)は本発明に基づくシリコ
ン移動障壁を使用する構成体の1実施例のオージェ深さ
分布を示しており第8図(a)は構成体を加熱する前の
深さ分布を示したグラフ図であり第8図(b)は加熱後
の深さ分布を示したグラフ図である。 (符号の説明) 10:バイポーラトランジスタ 12:エピタキシャル層 14:基板 16.18,20:拡散領域 22,24,267コンタクト領域 30:耐火性金属層 32.34,36:ジシリサイド領域 38.40.42:障壁層 特許出願人 フェアチャイルド セミコンダクタ
コーポレーション r2面のンシ8(内容に変更なし) FIG、 7 FIG−1 FIG、1 FIG、 2A FIG、2B FIG、2C FIG、2D FIG、3 FIG、4 FI6.6 F/G、7 FIG、 7 FIG、 g 手続補正書防幻 昭和61年6り?1日 特許庁長官 宇 賀 道 部 殿 1、事件の表示 昭和61年 特 許 願 第580
01号2・発明の名称 集積回路用の高温相互接続
方式3、補正をする者 事件との関係 特許出願人 4、代理人
方法の幾つかの処理段階を示した概略断面図、第2A乃
至り図は本発明に基づく装置を製造する別の好適な方法
の幾つかの処理段階を示した概略断面図、第3図A乃至
Eは本発明に基づく装置を製造する更に別の好適な方法
の幾つかの処理段階を示した概略断面図、第4図A乃至
Gは本発明に基づく装置を製造する更に別の好適な方法
の幾つかの処理段階を示した概略断面図、第5図A乃至
Gは本発明に基づく装置を製造する更に別の好適な方法
の幾つかの処理段階を示した概略断面図、第6図A乃至
Eは本発明に基づく装置を製造する更に別の好適な方法
の幾つかの処理段階を示した概略断面図、第7図A乃至
Gは本発明に基づく多層セル間構成体を具備した装置を
製造する好適な方法の幾つかの処理段階を示した概略断
面図、第8図(a)及び(b)は本発明に基づくシリコ
ン移動障壁を使用する構成体の1実施例のオージェ深さ
分布を示しており第8図(a)は構成体を加熱する前の
深さ分布を示したグラフ図であり第8図(b)は加熱後
の深さ分布を示したグラフ図である。 (符号の説明) 10:バイポーラトランジスタ 12:エピタキシャル層 14:基板 16.18,20:拡散領域 22,24,267コンタクト領域 30:耐火性金属層 32.34,36:ジシリサイド領域 38.40.42:障壁層 特許出願人 フェアチャイルド セミコンダクタ
コーポレーション r2面のンシ8(内容に変更なし) FIG、 7 FIG−1 FIG、1 FIG、 2A FIG、2B FIG、2C FIG、2D FIG、3 FIG、4 FI6.6 F/G、7 FIG、 7 FIG、 g 手続補正書防幻 昭和61年6り?1日 特許庁長官 宇 賀 道 部 殿 1、事件の表示 昭和61年 特 許 願 第580
01号2・発明の名称 集積回路用の高温相互接続
方式3、補正をする者 事件との関係 特許出願人 4、代理人
Claims (1)
- 【特許請求の範囲】 1、集積回路装置のシリコン基板内のドープ領域を電気
的に接続する高温相互接続構成体を製造する方法におい
て、 a)前記装置の表面上にコンタクト領域を形成し、各コ
ンタクト領域は下側に存在するドープ領域の少なくとも
一部を露出させ、 b)前記表面上で前記コンタクト領域内へ導電性障壁層
を設けると共に前記下側のドープ領域と電気的に接触さ
せ、前記障壁層は約500℃を越えた温度でシリコン及
びその化合物と安定な熱力学的カップルを形成する物質
を有しており、 c)前記障壁層を前記ドープ領域を所定のパターンに電
気的に相互接続させる為の相互接続体に形成する、 上記各ステップを有することを特徴とする方法。 2、特許請求の範囲第1項において、前記障壁層物質は
、基本的に金属窒化物、金属ホウ化物、及び金属炭化物
からなるグループから選択されるものであることを特徴
とする方法。 3、特許請求の範囲第1項又は第2項において、前記金
属が耐火性金属を有していることを特徴とする方法。 4、特許請求の範囲第3項において、前記耐火性金属は
、基本的にハフニウム、ジルコニウム、チタン、タンタ
ル、ニオブ、バナジウム、及びクロムからなるグループ
から選択されるものであることを特徴とする方法。 5、特許請求の範囲第1項乃至第4項の内の何れか1項
において、ステップb)の前に、各コンタクト領域内に
耐火性金属ジシリサイド層を形成する付加的ステップを
有しており、前記耐火性金属は、下側のドープ領域及び
爾後に設けられる障壁層の両方と安定な熱力学的カップ
ルを形成することの必要性から、基本的にタングステン
、モリブデン、タンタル、ニオブ、ジルコニウム、チタ
ン、バナジウム、及びクロムからなるグループから選択
されることを特徴とする方法。 6、特許請求の範囲第1項乃至第5項の内の何れか1項
において、 c)前記表面上で前記コンタクト領域内へ導電性相互接
続層を設けると共にその中に設けた前記障壁層と電気的
に接触させ、前記相互接続層は約500℃を越える温度
で前記障壁層物質と安定な熱力学的カップルを形成する
物質を有しており、d)前記相互接続層を前記ドープ領
域を所定のパアーンに電気的に相互接続させる相互接続
体に形成する、 上記各ステップを有することを特徴とする方法。 7、特許請求の範囲第6項において、前記相互接続層物
質は、基本的に金属窒化物、金属ホウ化物、及び金属炭
化物からなるグループから選択されることを特徴とする
方法。 8、特許請求の範囲第7項において、前記金属は耐火性
金属を有していることを特徴とする方法。 9、特許請求の範囲第8項において、前記耐火性金属は
、基本的にハフニウム、ジルコニウム、チタン、タンタ
ル、ニオブ、バナジウム、クロミウムからなるグループ
から選択されることを特徴とする方法。 10、特許請求の範囲第6項乃至第9項の内の何れか1
項において、前記相互接続層物質は耐火性金属ジシリサ
イドであることを特徴とする方法。 11、特許請求の範囲第10項において、前記耐火性金
属は、基本的にタングステン、モリブデン、タンタル、
ニオブ、ジルコニウム、チタン、バナジウム、及びクロ
ムからなるグループから選択されることを特徴とする方
法。 12、特許請求の範囲第1項乃至第11項の内の何れか
1項において、前記耐火性金属はタングステン及びモリ
ブデンからなるグループから選択されることを特徴とす
る方法。 13、特許請求の範囲第5項において、前記付加的なス
テップにおいて、所定の厚さを持った耐火性金属層を前
記コンタクト領域内へ付着させ、前記コンタクト領域内
に前記金属ジシリサイド領域を形成する為に前記装置を
所定温度へ加熱し、実質的に全ての反応しなかった耐火
性金属を除去し、且つ所定時間の間気体性窒素とボロン
と炭素とを担持する雰囲気中で前記装置を所定温度へ加
熱することを特徴とする方法。 14、特許請求の範囲第6項乃至第13項の内の何れか
1項において、前記装置の上表面上で前記障壁層上の前
記コンタクト領域内へ耐火性金属層を形成し、前記耐火
性金属層に所定の相互接続パターンを形成し、前記所定
の相互接続パターンを絶縁物質層でコーティングし、且
つ前記絶縁層を再流動させて実質的に平坦な上表面を形
成する為に該装置を加熱する、上記各ステップを有する
ことを特徴とする方法。 15、特許請求の範囲第14項において、この様な相互
接続パターンに関して所定の整合計画で前記絶縁層内に
所定のパターンの孔を形成し、前記絶縁層の上表面上で
その中に形成した孔内へ耐火性金属の第2層を形成し、
前記第2耐火性金属層内に第2の所定の相互接続パター
ンを形成する、上記各ステップを有することを特徴とす
る方法。 16、特許請求の範囲第15項において、特許請求の範
囲第15項のステップを繰り返すことによって所定数の
相互接続パターンを形成し、最上部の所定の相互接続パ
ターンを絶縁物質層でコーティングし、前記絶縁層を再
流動させて実質的に平坦な上表面を形成する為に該装置
を加熱する、上記各ステップを有することを特徴とする
方法。 17、上に耐火性金属コンタクトを設けたドープしたシ
リコン接合を有しており、前記ドープしたシリコン接合
から前記耐火性金属コンタクトへのシリコンの移動を禁
止する手段を有しており、前記手段が、基本的に耐火性
金属窒化物、耐火性金属ホウ化物、及び耐火性金属炭化
物からなるグループから選択された物質から構成されて
おり前記ドープしたシリコン接合と前記耐火性金属コン
タクトとの間に介在させた障壁層を具備していることを
特徴とする半導体装置。 18、特許請求の範囲第17項において、前記障壁層は
、基本的にジルコニウム、チタン、タンタル、タングス
テン、モリブデン、及びニオブからなるグループから選
択された耐火性金属を有していることを特徴とする装置
。 19、半導体集積回路装置において、所定のパターンの
ドープ領域及び前記装置の表面上に設けたコンタクト領
域を具備したシリコン基板が設けられており、各コンタ
クト領域は下側のドープ領域の少なくとも一部を露出さ
せており、前記ドープ領域を電気的に相互接続する手段
が設けられており、前記手段は、約500℃を越える温
度でシリコン及びその化合物と安定な熱力学的カップル
を形成する物質から構成された電気的相互接続方式を具
備しており、その方式は所定のパターンに従って前記コ
ンタクト領域を介して前記ドープ領域を電気的に相互接
続させることを特徴とする装置。 20、特許請求の範囲第19項において、前記電気的相
互接続物質は、基本的に金属窒化物、金属ホウ化物、及
び金属炭化物からなるグループから選択されることを特
徴とする装置。 21、特許請求の範囲第20項において、前記金属が、
基本的にハフニウム、ジルコニウム、チタン、タンタル
、ニオブ、バナジウム、及びクロムからなるグループか
ら選択される耐火性金属であることを特徴とする装置。 22、特許請求の範囲第19項乃至第21項の内の何れ
か1項において、耐火性金属ジシリサイド層が前記ドー
プ領域と前記電気的相互接続体との間において前記コン
タクト領域内に設けられており、前記耐火性金属は、下
側のドープ領域と上側の電気的相互接続体の両方と安定
な熱力学的カップルを形成するのに必要な如く、基本的
にタングステン、モリブデン、タンタル、ニオブ、ジル
コニウム、チタン、バナジウム、及びクロムからなるグ
ループから選択されることを特徴とする装置。 23、特許請求の範囲第19項乃至第22項の何れか1
項において、前記手段が前記下側ドープ領域上でそれに
電気的に接触する各コンタクト領域内に設けられた導電
性障壁層を有しており、前記障壁層は約500℃を越え
る温度でシリコン及びその化合物と安定な熱力学的カッ
プルを形成する物質を有していることを特徴とする装置
。 24、特許請求の範囲第23項において、前記障壁層物
質は、基本的に金属窒化物、金属ホウ化物、及び金属炭
化物からなるグループから選択されることを特徴とする
装置。 25、特許請求の範囲第23項又は第24項において、
前記金属は、基本的にハフニウム、ジルコニウム、チタ
ン、タンタル、ニオブ、バナジウム、及びクロムからな
るグループから選択される耐火性金属を有していること
を特徴とする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US71258985A | 1985-03-15 | 1985-03-15 | |
US712589 | 1985-03-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61263159A true JPS61263159A (ja) | 1986-11-21 |
Family
ID=24862764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5800186A Pending JPS61263159A (ja) | 1985-03-15 | 1986-03-15 | 集積回路用の高温相互接続方式 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0194950B1 (ja) |
JP (1) | JPS61263159A (ja) |
CA (1) | CA1265258A (ja) |
DE (1) | DE3685449D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312132A (ja) * | 1986-07-03 | 1988-01-19 | Sony Corp | 半導体装置の製造方法 |
JPH0794448A (ja) * | 1993-09-27 | 1995-04-07 | Nec Corp | 半導体装置の製造方法 |
US5953632A (en) * | 1996-07-17 | 1999-09-14 | Nec Corporation | Method for manufacturing semiconductor device comprising a silicide film |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0268654A1 (en) * | 1986-06-16 | 1988-06-01 | AT&T Corp. | Method for fabricating devices using chemical vapour deposition, and devices formed thereby |
US4968644A (en) * | 1986-06-16 | 1990-11-06 | At&T Bell Laboratories | Method for fabricating devices and devices formed thereby |
EP0296718A3 (en) * | 1987-06-26 | 1990-05-02 | Hewlett-Packard Company | A coplanar and self-aligned contact structure |
EP0326956A3 (en) * | 1988-02-02 | 1991-03-13 | National Semiconductor Corporation | Method for connecting devices on an integrated circuit substrate to a metallization layer |
US5264302A (en) * | 1988-02-26 | 1993-11-23 | Stork Screens B.V. | Electrode material for use in a storage battery |
NL8800500A (nl) * | 1988-02-26 | 1989-09-18 | Stork Screens Bv | Electrodemateriaal voor toepassing in een suspensie accumulator-halfcel, accumulatorhalfcel met een electrode uit dergelijk materiaal en een dergelijke accumulatorhalfcel omvattende accumulator. |
EP0343269B1 (en) * | 1988-05-26 | 1993-05-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
US4933743A (en) * | 1989-03-11 | 1990-06-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
US5000818A (en) * | 1989-08-14 | 1991-03-19 | Fairchild Semiconductor Corporation | Method of fabricating a high performance interconnect system for an integrated circuit |
US5117276A (en) * | 1989-08-14 | 1992-05-26 | Fairchild Camera And Instrument Corp. | High performance interconnect system for an integrated circuit |
US5086016A (en) * | 1990-10-31 | 1992-02-04 | International Business Machines Corporation | Method of making semiconductor device contact including transition metal-compound dopant source |
US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
US5795820A (en) * | 1996-07-01 | 1998-08-18 | Advanced Micro Devices | Method for simplifying the manufacture of an interlayer dielectric stack |
EP0968529B1 (en) * | 1997-12-10 | 2008-01-23 | Nxp B.V. | Semiconductor device and method of manufacturing such a device |
CN108134208B (zh) * | 2017-12-18 | 2020-11-24 | 中国科学院长春光学精密机械与物理研究所 | 复合贴片型曲面频率选择表面阵列的制作方法 |
CN108134209B (zh) * | 2017-12-18 | 2020-12-01 | 中国科学院长春光学精密机械与物理研究所 | 一种环形单元曲面频率选择表面阵列的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS493237A (ja) * | 1972-04-22 | 1974-01-12 | ||
DE2940200A1 (de) * | 1979-09-05 | 1981-03-19 | BBC AG Brown, Boveri & Cie., Baden, Aargau | Kontaktanordnung fuer ein halbleiterbauelement |
JPS58101454A (ja) * | 1981-12-12 | 1983-06-16 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の電極 |
JPS5916346A (ja) * | 1982-07-19 | 1984-01-27 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2238249A1 (en) * | 1973-07-16 | 1975-02-14 | Western Electric Co | Metallic nitride conductor layers on semiconductor - for improved compat-ability with substrate |
WO1982003948A1 (en) * | 1981-05-04 | 1982-11-11 | Inc Motorola | Low resistivity composite metallization for semiconductor devices and method therefor |
GB2164491B (en) * | 1984-09-14 | 1988-04-07 | Stc Plc | Semiconductor devices |
-
1986
- 1986-03-14 CA CA000504211A patent/CA1265258A/en not_active Expired - Fee Related
- 1986-03-14 EP EP19860400551 patent/EP0194950B1/en not_active Expired - Lifetime
- 1986-03-14 DE DE86400551T patent/DE3685449D1/de not_active Expired - Fee Related
- 1986-03-15 JP JP5800186A patent/JPS61263159A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS493237A (ja) * | 1972-04-22 | 1974-01-12 | ||
DE2940200A1 (de) * | 1979-09-05 | 1981-03-19 | BBC AG Brown, Boveri & Cie., Baden, Aargau | Kontaktanordnung fuer ein halbleiterbauelement |
JPS58101454A (ja) * | 1981-12-12 | 1983-06-16 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の電極 |
JPS5916346A (ja) * | 1982-07-19 | 1984-01-27 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312132A (ja) * | 1986-07-03 | 1988-01-19 | Sony Corp | 半導体装置の製造方法 |
JPH0794448A (ja) * | 1993-09-27 | 1995-04-07 | Nec Corp | 半導体装置の製造方法 |
US5953632A (en) * | 1996-07-17 | 1999-09-14 | Nec Corporation | Method for manufacturing semiconductor device comprising a silicide film |
Also Published As
Publication number | Publication date |
---|---|
EP0194950B1 (en) | 1992-05-27 |
EP0194950A3 (en) | 1988-08-10 |
DE3685449D1 (ja) | 1992-07-02 |
EP0194950A2 (en) | 1986-09-17 |
CA1265258A (en) | 1990-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4920071A (en) | High temperature interconnect system for an integrated circuit | |
JPS61263159A (ja) | 集積回路用の高温相互接続方式 | |
EP0055161B1 (en) | Multilayer metal silicide interconnections for integrated circuits | |
KR0152370B1 (ko) | 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법 | |
EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
JP2978748B2 (ja) | 半導体装置の製造方法 | |
US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
JP3175721B2 (ja) | 半導体装置の製造方法 | |
US5591671A (en) | Method for interconnecting layers in semiconductor device | |
US4488166A (en) | Multilayer metal silicide interconnections for integrated circuits | |
US6770972B2 (en) | Method for electrical interconnection employing salicide bridge | |
KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
JPH0845878A (ja) | 半導体装置の製造方法 | |
JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
JP3186053B2 (ja) | 半導体集積回路装置の金属配線構造の形成方法 | |
JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
JPH04196122A (ja) | 半導体装置の製造方法 | |
KR0121870B1 (ko) | 반도체 장치의 금속 콘택부 구조 및 형성방법 | |
JPH05129227A (ja) | 半導体装置の製造方法 | |
KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
JPS62269340A (ja) | 絶縁分離層にあけられた接触孔にタングステンを充填する方法 | |
JPH0423319A (ja) | 半導体装置とその製造方法 | |
KR100268802B1 (ko) | 반도체 소자의 금속배선 형성방법 |