JPS61263148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61263148A JPS61263148A JP61002212A JP221286A JPS61263148A JP S61263148 A JPS61263148 A JP S61263148A JP 61002212 A JP61002212 A JP 61002212A JP 221286 A JP221286 A JP 221286A JP S61263148 A JPS61263148 A JP S61263148A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- base region
- vertical transistor
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 45
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は余り耐圧を必要とせず低消費電力で高速動作
をするＩ ” Ｌ （Ｉ ｎｔａｇｒａｔｓｄ Ｉ ｎ
−ｊａｃｔｉｏｎｌｏｇｉｃ）と高耐圧を必要とする通
常のバイポーラトランジスタとを集狭してなる半導体装
置に関する。
をするＩ ” Ｌ （Ｉ ｎｔａｇｒａｔｓｄ Ｉ ｎ
−ｊａｃｔｉｏｎｌｏｇｉｃ）と高耐圧を必要とする通
常のバイポーラトランジスタとを集狭してなる半導体装
置に関する。
工″Ｌは、信号出力端領域となるコレクタ領域を半導体
基板表面に設ける逆構造のバーテイカルトランジスタと
、コレクタ領域、ベース領域をそれぞれ上記バーテイカ
ルトランジスタのベース領域、エミッタ領域と共有する
これと相補型のラテラルトランジスタとから構成される
。 Ｉ”Ｌは素子量分°離を必要としない点で高密度
化が可能で、かつ低消費電力動作をする論理素子として
注目されている。
基板表面に設ける逆構造のバーテイカルトランジスタと
、コレクタ領域、ベース領域をそれぞれ上記バーテイカ
ルトランジスタのベース領域、エミッタ領域と共有する
これと相補型のラテラルトランジスタとから構成される
。 Ｉ”Ｌは素子量分°離を必要としない点で高密度
化が可能で、かつ低消費電力動作をする論理素子として
注目されている。
また、 Ｉ”Ｌは通常のバイポーラトランジスタと共に
同一半導体基板上に容易に集積することができるという
利点も有する。
同一半導体基板上に容易に集積することができるという
利点も有する。
ところで、 Ｉ２Ｌと通常のバイポーラトランジスタと
を同一基板上に同一製造工程で集積する場合、 Ｉ”Ｌ
部の逆構造バーテイカルトランジスタの電流増幅率を大
きくしてＩ”Ｌ の高速性を保とうとすると、バイポー
ラトランジスタの耐圧が非常に小さいものとなり、逆に
バイポーラトランジスタの耐圧を大きくしようとすると
Ｉ”Ｌの高速性が損われる、という問題がある。この
問題を解決する手段として従来より既にいくつか提案さ
れているが、未だ十分なものはないのが現状である。
を同一基板上に同一製造工程で集積する場合、 Ｉ”Ｌ
部の逆構造バーテイカルトランジスタの電流増幅率を大
きくしてＩ”Ｌ の高速性を保とうとすると、バイポー
ラトランジスタの耐圧が非常に小さいものとなり、逆に
バイポーラトランジスタの耐圧を大きくしようとすると
Ｉ”Ｌの高速性が損われる、という問題がある。この
問題を解決する手段として従来より既にいくつか提案さ
れているが、未だ十分なものはないのが現状である。
この発明は上記した点に鑑みてなされたもので、Ｉ”Ｌ
と通常のバイポーラトランジスタとをそれぞれの特性
を損うことなく集積した半導体装置を提供するものであ
る。
と通常のバイポーラトランジスタとをそれぞれの特性
を損うことなく集積した半導体装置を提供するものであ
る。
即ち、この発明は逆構造の第１のバーテイカルトランジ
スタを有するＩ”Ｌ と通常のバイポーラトランジス
タである第２のバーテイカルトランジスタとを集積して
なる半導体装置において、第１のバーテイカルトランジ
スタのベース領域のうち少くともコレクタ領域直下を低
濃度層として深く形成し、コレクタ領域を取り囲む部分
および第２のバーテイカルトランジスタのベース領域を
比較的高濃度として浅く形成し、しかも第１のバーテイ
カルトランジスタのコレクタ領域と第２のバーテイカル
トランジスタのエミッタ領域の厚さを変え、高速動作且
つ高耐圧化を可能にしたことを特徴としている。
スタを有するＩ”Ｌ と通常のバイポーラトランジス
タである第２のバーテイカルトランジスタとを集積して
なる半導体装置において、第１のバーテイカルトランジ
スタのベース領域のうち少くともコレクタ領域直下を低
濃度層として深く形成し、コレクタ領域を取り囲む部分
および第２のバーテイカルトランジスタのベース領域を
比較的高濃度として浅く形成し、しかも第１のバーテイ
カルトランジスタのコレクタ領域と第２のバーテイカル
トランジスタのエミッタ領域の厚さを変え、高速動作且
つ高耐圧化を可能にしたことを特徴としている。
以下図面を参照してこの発明の詳細な説明する。第１図
（、）〜（ｅ）は一実施例の製造工程を示すもので、論
理素子として逆構造のｎｐｎバーテイカルトランジスタ
（第１のバーテイカルトランジスタ）とｐｎｐラテラル
トランジスタを有するＩ”Ｌを、 また第２のバーテイ
カルトランジスタとして通常のｎｐｎバイポーラトラン
ジスタを集積した例である。これを製造工程に従って説
明すると、 Ｐ”’−８ｉ基板１のＩ”Ｌ部およびバイ
ポーラトランジスタ部にｎ重層２１，２□を拡散形成し
た後、全面にｎ ｊ！１３をエピタキシャル成長させる
（ａ）０次にこの基板表面を全面酸化し、所定の拡散窓
を開けて、素子分離用のｐ重層４、Ｉ”Ｌ部の接地端と
なるｎ＋十層、バイポーラトランジスタ部のコレクタ取
り出し用のｎ＋十層を拡散形成し、更にＩ”Ｌ 部のコ
レクタ領域直下の活性ベース領域にイオン注入を行って
ｐ一層７１，７□を形成しており（ｂ）。次いで、高温
の熱工程を所定時間加えることで、 ｐ＋十層はｐ−−
５ｉ基板１に達するように、ｎ＋十層、６はそれぞれｎ
重層２□、２２に達するように、 かつｐ一層７１，７
□はシート抵抗３０００〜５０００Ω／口、拡散深さ３
〜３．５虜程度の低濃度層になるようにする（ｃ）。
このとき、 ｎ＋十層□、２２も８層３内に浮き上って
ｐ一層７□７□がｎ＋十層１に接するようにする。続い
て、 Ｉ”Ｌ部のインジェクタ用ｐｎｐラテラルトラン
ジスタのエミッタ領域となる２層８、ラテラルトランジ
スタのコレクタ領域、即ちインバータ川遊構造ｎｐｎバ
ーテイカルトランジスタのコレクタ領域を取り囲むベー
ス領域部となるｐｍ９およびバイポーラトランジスタの
ベース領域となる２層１ｏを、例えばボロンのイオン注
入と拡散を用いてシート抵抗８０〜１８０Ω／口、拡散
深さ約２ＡＩＩＩとなるように比較的高濃度に同時に形
成する（ｄ）、その後。
（、）〜（ｅ）は一実施例の製造工程を示すもので、論
理素子として逆構造のｎｐｎバーテイカルトランジスタ
（第１のバーテイカルトランジスタ）とｐｎｐラテラル
トランジスタを有するＩ”Ｌを、 また第２のバーテイ
カルトランジスタとして通常のｎｐｎバイポーラトラン
ジスタを集積した例である。これを製造工程に従って説
明すると、 Ｐ”’−８ｉ基板１のＩ”Ｌ部およびバイ
ポーラトランジスタ部にｎ重層２１，２□を拡散形成し
た後、全面にｎ ｊ！１３をエピタキシャル成長させる
（ａ）０次にこの基板表面を全面酸化し、所定の拡散窓
を開けて、素子分離用のｐ重層４、Ｉ”Ｌ部の接地端と
なるｎ＋十層、バイポーラトランジスタ部のコレクタ取
り出し用のｎ＋十層を拡散形成し、更にＩ”Ｌ 部のコ
レクタ領域直下の活性ベース領域にイオン注入を行って
ｐ一層７１，７□を形成しており（ｂ）。次いで、高温
の熱工程を所定時間加えることで、 ｐ＋十層はｐ−−
５ｉ基板１に達するように、ｎ＋十層、６はそれぞれｎ
重層２□、２２に達するように、 かつｐ一層７１，７
□はシート抵抗３０００〜５０００Ω／口、拡散深さ３
〜３．５虜程度の低濃度層になるようにする（ｃ）。
このとき、 ｎ＋十層□、２２も８層３内に浮き上って
ｐ一層７□７□がｎ＋十層１に接するようにする。続い
て、 Ｉ”Ｌ部のインジェクタ用ｐｎｐラテラルトラン
ジスタのエミッタ領域となる２層８、ラテラルトランジ
スタのコレクタ領域、即ちインバータ川遊構造ｎｐｎバ
ーテイカルトランジスタのコレクタ領域を取り囲むベー
ス領域部となるｐｍ９およびバイポーラトランジスタの
ベース領域となる２層１ｏを、例えばボロンのイオン注
入と拡散を用いてシート抵抗８０〜１８０Ω／口、拡散
深さ約２ＡＩＩＩとなるように比較的高濃度に同時に形
成する（ｄ）、その後。
Ｉ”Ｌ部の出力端領域、即ち逆構造バーテイカルトラン
ジスタのコレクタ領域となるｎ重層１１．．１１゜およ
びバイポーラトランジスタのエミッタ領域となるｎ重層
１２を同時拡散により深さ１．３〜２．０．程度に形成
し、最後にＡｆｆｉの蒸着、パターニングにより、Ｉ”
Ｌ部の信号入力端電極ＩＮ、信号出力端電極ＯＵＴ、、
ＯＵＴ！、接地電極ＧＮＤ、外部電源印加電極＋ｖｎｕ
およびバイポーラトランジスタのエミッタ電極Ｅ、ベー
ス電極Ｂ、コレクタ電極Ｃをそれぞれ形成する（ｅ）。
ジスタのコレクタ領域となるｎ重層１１．．１１゜およ
びバイポーラトランジスタのエミッタ領域となるｎ重層
１２を同時拡散により深さ１．３〜２．０．程度に形成
し、最後にＡｆｆｉの蒸着、パターニングにより、Ｉ”
Ｌ部の信号入力端電極ＩＮ、信号出力端電極ＯＵＴ、、
ＯＵＴ！、接地電極ＧＮＤ、外部電源印加電極＋ｖｎｕ
およびバイポーラトランジスタのエミッタ電極Ｅ、ベー
ス電極Ｂ、コレクタ電極Ｃをそれぞれ形成する（ｅ）。
なお、ｎ”ＮＩＬ＊ ｎ。
とｎ重層１ｚはそれぞれのベース領域濃度の違いにより
拡散深さが異なり、例えば前者が約１．７−のとき後者
が約１．４−となる。
拡散深さが異なり、例えば前者が約１．７−のとき後者
が約１．４−となる。
このようにして得られた装置では、 Ｉ”Ｌ部のインバ
ータ川遊構造ｎｐｎバーテイカルトランジスタは、コレ
クタ直下の活性ベース領域を低濃度層としたことにより
、ベース幅が１〜２１ＥＭあっても電流増幅率は十分大
きくとれ、かっこの活性ベース領域の低濃度層をｎ重層
２Ｌに接するように深くしたことおよび活性ベース領域
を取りまくように比較的高濃度のベース領域を設けたこ
とにより高速動作が可能となり、 また、１個のＩ２Ｌ
ゲートで多くのファンアウトをとることが可能となる。
ータ川遊構造ｎｐｎバーテイカルトランジスタは、コレ
クタ直下の活性ベース領域を低濃度層としたことにより
、ベース幅が１〜２１ＥＭあっても電流増幅率は十分大
きくとれ、かっこの活性ベース領域の低濃度層をｎ重層
２Ｌに接するように深くしたことおよび活性ベース領域
を取りまくように比較的高濃度のベース領域を設けたこ
とにより高速動作が可能となり、 また、１個のＩ２Ｌ
ゲートで多くのファンアウトをとることが可能となる。
また、バイポーラトランジスタ部をみると、このｎｐｎ
バーテイカルトランジスタのベース領域はｎ十層２．ま
で１〜１．５．の層３を残しているため、コレクタ・エ
ミッタ間の高耐圧が確保される。更に、 Ｉ２Ｌ部とバ
イポーラトランジスタ部のベース濃度の違いにより、
Ｉ”Ｌ部のコレクタ領域拡散よりバイポーラトランジス
タ部のエミッタ領域拡散の方が浅くなることは、バイポ
ーラトランジスタ部のベース領域拡散をより浅くできる
ことを意味しており、パイポーラシランジスタの耐圧を
一層高くする上で有利で、 Ｉ”Ｌの高速動作をより発
揮できる。
バーテイカルトランジスタのベース領域はｎ十層２．ま
で１〜１．５．の層３を残しているため、コレクタ・エ
ミッタ間の高耐圧が確保される。更に、 Ｉ２Ｌ部とバ
イポーラトランジスタ部のベース濃度の違いにより、
Ｉ”Ｌ部のコレクタ領域拡散よりバイポーラトランジス
タ部のエミッタ領域拡散の方が浅くなることは、バイポ
ーラトランジスタ部のベース領域拡散をより浅くできる
ことを意味しており、パイポーラシランジスタの耐圧を
一層高くする上で有利で、 Ｉ”Ｌの高速動作をより発
揮できる。
第２図はこの発明の別の実施例を第１図（ｅ）に対応さ
せて示したものである。第１図（ｅ）と相対応する部分
には同一符号を付して詳細な説明を省く。
せて示したものである。第１図（ｅ）と相対応する部分
には同一符号を付して詳細な説明を省く。
この実施例はＩ”Ｌ部の低濃度ベース領域であるｐ一層
７′をコレクタ直下のみでなく、ベース領域全体に拡散
形成し、その拡散端はｎ＋十層□に接するようにすると
共に、 ｐ一層７′の上から再度比較的高濃度でコレク
タ領域をとり囲む２層９をバイポーラトランジスタ部の
ベース領域となる９層１０と同時に ｐ一層７′より浅
く拡散形成したものである。この実施例では、先の実施
例と比較して、 Ｉ”Ｌ部の高濃度ベース領域である２
層９の下に１層３を残すことがなくなるため、 Ｉ”
Ｌ部のエミッタ領域でのキャリア蓄積が減少し、Ｉ”Ｌ
をより高速で動作させることができる。
７′をコレクタ直下のみでなく、ベース領域全体に拡散
形成し、その拡散端はｎ＋十層□に接するようにすると
共に、 ｐ一層７′の上から再度比較的高濃度でコレク
タ領域をとり囲む２層９をバイポーラトランジスタ部の
ベース領域となる９層１０と同時に ｐ一層７′より浅
く拡散形成したものである。この実施例では、先の実施
例と比較して、 Ｉ”Ｌ部の高濃度ベース領域である２
層９の下に１層３を残すことがなくなるため、 Ｉ”
Ｌ部のエミッタ領域でのキャリア蓄積が減少し、Ｉ”Ｌ
をより高速で動作させることができる。
以上詳細に説明したように、この発明によれば、高速動
作が可能で十分なファンアウトをとれる論理素子Ｉ”Ｌ
と高耐圧を要するバイポーラトランジスタとをそれ
ぞれの特性を損うことなく集積した各種論理回路楕成に
有用な半導体装置を提供することができる。
作が可能で十分なファンアウトをとれる論理素子Ｉ”Ｌ
と高耐圧を要するバイポーラトランジスタとをそれ
ぞれの特性を損うことなく集積した各種論理回路楕成に
有用な半導体装置を提供することができる。
第１図（ａ）〜（θ）はこの発明の一実施例の製造工程
を示す図、第２図は別の実施例を第１図（ｅ）に対応さ
せて示す図である。 １−ｐ−−Ｓｉ基板 ２ｉ＊ ２．”’ｎ十重層・・
・１層 ４・・・ｐ中層（素子分離用）５・・
・ｎ中層（接地用） ６・・・ｎ中層（コレクタ取出し用） ７□、７□、７′・・・ｐ一層（低濃度ベース領域）８
・・・ｐ層（インジェクタのエミッタ領域）９・・・ｐ
層（高濃度ベース領域） １０・・・ｐ層（高濃度ベース領域） １１、、１１□・・・ｎ中層（コレクタ領域）１２・・
・ｎ中層（エミッタ領域） 代理人 弁理士 則 近 憲 佑 同 竹花喜久男 （ｃＬン （ｂ） ＣＣ） 第１図
を示す図、第２図は別の実施例を第１図（ｅ）に対応さ
せて示す図である。 １−ｐ−−Ｓｉ基板 ２ｉ＊ ２．”’ｎ十重層・・
・１層 ４・・・ｐ中層（素子分離用）５・・
・ｎ中層（接地用） ６・・・ｎ中層（コレクタ取出し用） ７□、７□、７′・・・ｐ一層（低濃度ベース領域）８
・・・ｐ層（インジェクタのエミッタ領域）９・・・ｐ
層（高濃度ベース領域） １０・・・ｐ層（高濃度ベース領域） １１、、１１□・・・ｎ中層（コレクタ領域）１２・・
・ｎ中層（エミッタ領域） 代理人 弁理士 則 近 憲 佑 同 竹花喜久男 （ｃＬン （ｂ） ＣＣ） 第１図
Claims (1)
- 信号出力端領域となるコレクタ領域を半導体基板表面に
設ける逆構造の第１のバーテイカルトランジスタと、コ
レクタおよびベース領域をそれぞれ前記第１のバーティ
カルトランジスタのベースおよびエミッタ領域と共有す
る第１のバーテイカルトランジスタと相補型のトランジ
スタとからなる論理素子を、エミッタ領域を半導体基板
表面に設ける第２のバーティカルトランジスタと共に同
一半導体基板に集積してなる半導体装置において、前記
第１のバーティカルトランジスタのベース領域のうち少
くともコレクタ領域直下を低濃度層として深く形成し、
コレクタ領域を取り囲む部分および前記第２のバーティ
カルトランジスタのベース領域を比較的高濃度層として
浅く形成し、前記第１のバーティカルトランジスタのコ
レクタ領域を前記第２のバーティカルトランジスタのエ
ミッタ領域より深く形成したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002212A JPS61263148A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002212A JPS61263148A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3669777A Division JPS53121587A (en) | 1977-03-31 | 1977-03-31 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263148A true JPS61263148A (ja) | 1986-11-21 |
| JPH0413864B2 JPH0413864B2 (ja) | 1992-03-11 |
Family
ID=11523041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61002212A Granted JPS61263148A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263148A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS516488A (ja) * | 1974-07-05 | 1976-01-20 | Hitachi Ltd | |
| JPS52185A (en) * | 1975-06-23 | 1977-01-05 | Hitachi Ltd | Semiconductor |
-
1986
- 1986-01-10 JP JP61002212A patent/JPS61263148A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS516488A (ja) * | 1974-07-05 | 1976-01-20 | Hitachi Ltd | |
| JPS52185A (en) * | 1975-06-23 | 1977-01-05 | Hitachi Ltd | Semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0413864B2 (ja) | 1992-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1263127A (en) | Integrated circuits | |
| JPS6161540B2 (ja) | ||
| JP3128808B2 (ja) | 半導体装置 | |
| JPS61263148A (ja) | 半導体装置 | |
| JPS61263149A (ja) | 半導体装置の製造方法 | |
| JPH0258865A (ja) | 半導体装置 | |
| JPS61236155A (ja) | 半導体装置 | |
| JPH0425711B2 (ja) | ||
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPH0436578B2 (ja) | ||
| JPS61263150A (ja) | 半導体装置の製造方法 | |
| KR940009359B1 (ko) | 바이씨모스(bicmos)의 구조 및 제조방법 | |
| KR930004299B1 (ko) | I²l소자 및 그 제조방법 | |
| JPS63244768A (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03169064A (ja) | 半導体集積回路 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JPH061814B2 (ja) | 半導体装置 | |
| JPH0294557A (ja) | 半導体集積回路装置 | |
| JPH04267554A (ja) | ＢｉＭＯＳ半導体装置及びその製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPS6319870A (ja) | 半導体集積回路 | |
| JPH05326540A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS5910592B2 (ja) | 半導体装置およびその製造方法 |