KR860009423A - 반도체 승압 신호 발생회로 - Google Patents

반도체 승압 신호 발생회로 Download PDF

Info

Publication number
KR860009423A
KR860009423A KR1019860001325A KR860001325A KR860009423A KR 860009423 A KR860009423 A KR 860009423A KR 1019860001325 A KR1019860001325 A KR 1019860001325A KR 860001325 A KR860001325 A KR 860001325A KR 860009423 A KR860009423 A KR 860009423A
Authority
KR
South Korea
Prior art keywords
mos transistor
output
potential
norm
gate
Prior art date
Application number
KR1019860001325A
Other languages
English (en)
Other versions
KR900005230B1 (ko
Inventor
모도 다까 유끼 미야
Original Assignee
미쓰비시 뎅기 가부시끼 가이샤
시기 모리야
미쓰비시 뎅기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅기 가부시끼 가이샤, 시기 모리야, 미쓰비시 뎅기 가부시끼가이샤 filed Critical 미쓰비시 뎅기 가부시끼 가이샤
Publication of KR860009423A publication Critical patent/KR860009423A/ko
Application granted granted Critical
Publication of KR900005230B1 publication Critical patent/KR900005230B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음

Description

반도체 승압 신호 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 한 실시예를 나타내는 회로도
제5도는 제4도의 실시예인 회로동작을 설명하기 위한 주요부의 파형도
* 도면의 주요부분에 대한 부호의 설명
1 : 부하용량 2 : 승압용량
5 : 워드선 11, 15 : MOS 트랜지스터
16 : 부우트 스트랩(bootstrap)용량 17 : 충전장치
18 : 승압전위 발생장치 23 : 링 오실레이터(ring oscillator)
24 : 챠아지 펌프 커패시터(charge pump capacitor)
27 : 전의 측적용 용량

Claims (5)

  1. 전원 전압 V보다 큰 전압 Vp를 출력노우드에 출력하는 승압 전위 발생수단과 게이트 전극과 제1 및 제2의 주전극을 가지고 제1주전극이 상기 승압 전위 발생수단에 접속됨과 동시에 제2주전극이 부하용량에 접속되는 피 승압 신호 발생용 MOS 트랜지스터와 적어도 하나의 입력 노우드와 출력 노우드를 가지며 입력 노우드가 상기 피 승압 신호 발생용 MOS트랜지스터의 제2의 주전극에 접속되고 상기 피 승압 신호발생용 MOS트랜지스터의 제2주 전극에 있어서 전위가 소정 전위 이상이 되면 출력 노우드의 전위를 제1레벨에서 제2레벨로 변화시키는 부우트 스트랩 제어수단과 입력 노우드와 출력 노우드를 가지며 출력 노우드가 상기 피 승압 신호 발생용 MOS 트랜지스터의 게이트 전극에 접속되고 이 출력 노우드에 피 승압 신호 발생용 MOS 트랜지스터를 도통상태로 만드는 신호 전위를 공급하고 입력 노우드가 상기 부우트 스트랩제어 수단의 출력 노우드에 접속되어 부우트 스트랩 제어수단의 출력노우드가 제2레벨이 되면 출력 노우드에 나타나 있는 신호 전위를 승압하는 부우트 스트랩 수단을 구비한 반도체 승압 신호 발생회로.
  2. 제1항에 있어서 부우트 스트랩 수단은 출력 노우드에 신호 전위를 공급하는 신호 전위 발생수단과 게이트 전극과 제1 및 제2의 주전극을 가지고 제1의 주전극이 제1의 전위점에 접속됨과 동시에 게이트 전극이 출력 노우드에 접속하는 제1의 MOS 트랜지스터와 게이트 전극과 제1 및 제2의 주전극을 가지며 제1의 주전극이 상기 제1의 MOS 트랜지스터의 제2주전극에 접속됨과 동시에 제2의 주전극이 제2 전위점에 접속되고 게이트 전극이 부우트 스트랩 제어수단의 출력 노우드에 접속되는 제2의 MOS 트랜지스터와 출력 노우드와 상기 제1의 MOS 트랜지스터의 제2 주전극과의 사이에 접속되는 부우트 스트랩 용량을 가진 반도체 승압 신호 발생회로.
  3. 제1항에 있어서 부우트 스트랩 제어수단은 제1 전위점과 출력 노우드와의 사이에 접속되는 부하소자와 출력노우드와 제2 전위점과의 사이에 접속되고 게이트 전극이 입력 노우드에 접속하는 제4의 MOS 트랜지스터를 가진 반도체 승압 신호 발생회로.
  4. 제1항에 있어서 부하소자는 게이트 전극에 프리챠아지 신호가 인가되는 제3의 MOS 트랜지스터를 가진 반도체 승압 신호 발생회로.
  5. 드레인이 전원에 접속되어 게이트와 소오스의 사이에 게이트 용량보다 충분히 큰 용량이 접속된 제1의 MOS 트랜지스터와 드레인이 전기 제1의 MOS 트랜지스터의 소오스에 접속되고 소오스가 접지된 제2의 MOS 트랜지스터 및 전기 제1의 MOS 트랜지스터의 게이트를 충전하는 충전장치로 이루어진 부우트 스트랩 회로와; 드레인이 전원에 접속되는 제3의 MOS 트랜지스터, 드레인 전기 제3의 MOS 트랜지스터의 소오스 및 제2의 MOS 트랜지스터의 게이트에 접속되고 소오스가 접지된 제4의 MOS 트랜지스터로 이루어진 다이나믹 인버터 회로와; 승압전위 발생장치와; 드레인을 전기 승압 전위 발생 장치로부터 출력되는 승압 출력에 접속되고 게이트를 전기 제1의 MOS 트랜지스터의 게이트에 접속되고 소오스를 전기 제4의 MOS 트랜지스터의 게이트에 접속된 제5의 MOS 트랜지스터로 되어 있고 전기 제5의 MOS 트랜지스터의 소오스를 승압신호로 한 것을 특징으로 하는 반도체 승압 신호 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860001325A 1985-05-14 1986-02-25 반도체 승압 신호 발생회로 KR900005230B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60104351A JPS61260717A (ja) 1985-05-14 1985-05-14 半導体昇圧信号発生回路
JP104351 1985-05-14
JP60-104351 1985-05-14

Publications (2)

Publication Number Publication Date
KR860009423A true KR860009423A (ko) 1986-12-22
KR900005230B1 KR900005230B1 (ko) 1990-07-21

Family

ID=14378456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001325A KR900005230B1 (ko) 1985-05-14 1986-02-25 반도체 승압 신호 발생회로

Country Status (5)

Country Link
US (1) US4731552A (ko)
JP (1) JPS61260717A (ko)
KR (1) KR900005230B1 (ko)
DE (1) DE3614421A1 (ko)
GB (1) GB2175162B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434308B1 (ko) * 1998-12-29 2004-07-16 주식회사 하이닉스반도체 프리-차지기능을갖는배전압정류기

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906056A (en) * 1987-04-14 1990-03-06 Mitsubishi Denki Kabushiki Kaisha High speed booster circuit
JPH0748310B2 (ja) * 1987-04-24 1995-05-24 株式会社東芝 半導体集積回路
JP2652694B2 (ja) * 1988-12-28 1997-09-10 三菱電機株式会社 昇圧回路
IT1251097B (it) * 1991-07-24 1995-05-04 St Microelectronics Srl Circuito di bootstrap per il pilotaggio di un transistore mos di potenza in configurazione high side driver.
US5255224A (en) * 1991-12-18 1993-10-19 International Business Machines Corporation Boosted drive system for master/local word line memory architecture
JPH05174591A (ja) * 1991-12-25 1993-07-13 Sharp Corp チャージポンプ回路
US5412257A (en) * 1992-10-20 1995-05-02 United Memories, Inc. High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
JP2709783B2 (ja) * 1992-12-17 1998-02-04 三菱電機株式会社 昇圧回路
JP3184065B2 (ja) * 1994-07-25 2001-07-09 セイコーインスツルメンツ株式会社 半導体集積回路装置及び電子機器
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
KR100507701B1 (ko) 2001-12-06 2005-08-09 주식회사 하이닉스반도체 부스트랩 회로
US6825699B2 (en) 2003-01-31 2004-11-30 Hewlett-Packard Development Company, L.P. Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit
KR100973137B1 (ko) 2003-04-29 2010-07-29 매그나칩 반도체 유한회사 부트스트랩회로
TWI474597B (zh) * 2006-05-31 2015-02-21 Intersil Americas LLC 用於轉移電荷的裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129570A (en) * 1980-03-14 1981-10-09 Mitsubishi Electric Corp Booster circuit
US4401904A (en) * 1980-03-24 1983-08-30 Texas Instruments Incorporated Delay circuit used in semiconductor memory device
JPS601712B2 (ja) * 1980-12-04 1985-01-17 株式会社東芝 半導体記憶装置
JPS58122692A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 能動昇圧回路
JPS58184821A (ja) * 1982-03-31 1983-10-28 Fujitsu Ltd 昇圧回路
JPS6052112A (ja) * 1983-08-31 1985-03-25 Toshiba Corp 論理回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434308B1 (ko) * 1998-12-29 2004-07-16 주식회사 하이닉스반도체 프리-차지기능을갖는배전압정류기

Also Published As

Publication number Publication date
GB2175162B (en) 1989-04-12
GB8610110D0 (en) 1986-05-29
JPS61260717A (ja) 1986-11-18
GB2175162A (en) 1986-11-19
KR900005230B1 (ko) 1990-07-21
DE3614421A1 (de) 1986-11-20
JPH0324092B2 (ko) 1991-04-02
DE3614421C2 (ko) 1991-07-25
US4731552A (en) 1988-03-15

Similar Documents

Publication Publication Date Title
US6614705B2 (en) Dynamic random access memory boosted voltage supply
KR930024010A (ko) 불휘발성 반도체 기억장치
KR860009423A (ko) 반도체 승압 신호 발생회로
KR940006345A (ko) 부스트 전압 발생 회로
KR950024339A (ko) 반도체 집적회로장치
KR860007754A (ko) 정전압 발생회로
KR850008564A (ko) 반도체 집적회로 장치
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR870009385A (ko) 반도체 집적회로 장치
KR920018758A (ko) 집적 반도체 회로
KR950002234A (ko) 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로
KR860002877A (ko) 연산 및 표시제어용 집적회로
KR100342596B1 (ko) 승압회로
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR880013173A (ko) 주승압회로의 출력전압승압용 부승압회로
KR970076800A (ko) 승압회로 및 그 구동방법
KR960015904A (ko) 반도체 집적장치의 내부전압 승압회로
KR970003925A (ko) 반도체 장치
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR970051071A (ko) 승압 전원을 사용하는 디램 장치의 전원 공급 회로
KR970051075A (ko) 반도체 메모리장치의 전압 승압회로
KR920003009B1 (ko) 피모스트랜지스터를 이용한 승압회로
KR970012688A (ko) 래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로
KR930009246A (ko) 전원 온(on) 검출회로
KR890008844A (ko) 고전압 스위칭용 펌프회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960716

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee