JPS6329960A - 樹脂封止型半導体装置用リ−ドフレ−ム - Google Patents
樹脂封止型半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS6329960A JPS6329960A JP17167786A JP17167786A JPS6329960A JP S6329960 A JPS6329960 A JP S6329960A JP 17167786 A JP17167786 A JP 17167786A JP 17167786 A JP17167786 A JP 17167786A JP S6329960 A JPS6329960 A JP S6329960A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- tab
- projecting
- lead frame
- sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229920005989 resin Polymers 0.000 title abstract description 31
- 239000011347 resin Substances 0.000 title abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005476 soldering Methods 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract 3
- 230000003028 elevating effect Effects 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000000725 suspension Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止型半導体装置の製造に用いられるリ
ードフレームの改良技術に関する。
ードフレームの改良技術に関する。
樹脂封止型半導体装置の製造において、半導体チップを
バクケージングするに、各穐合金などの辱電性材料でで
きたリードフレームを用いて行われる。該リードフレー
ムの一例は、半導体チップをマウントするタブ部と、該
タブ部の両側から引き出しされたタブ吊りリードと、当
該タブ部の周辺に配設された内部リードおよび外部リー
ドとより成るリード部と、封止樹脂の流れ止めなどの役
目をするダムとを備えて成っている。
バクケージングするに、各穐合金などの辱電性材料でで
きたリードフレームを用いて行われる。該リードフレー
ムの一例は、半導体チップをマウントするタブ部と、該
タブ部の両側から引き出しされたタブ吊りリードと、当
該タブ部の周辺に配設された内部リードおよび外部リー
ドとより成るリード部と、封止樹脂の流れ止めなどの役
目をするダムとを備えて成っている。
かかるリードフレームＺ用いて樹脂封止型半導体装ｆを
製造てろ主要工程の一例は、上記タブ部に半導体素子ケ
接合しくグイボンディング）、次いで、半導体チップと
上記リード部の対応する各リードとをワイヤボンディン
グ後、エポキシ樹脂などのレジンによる半導体チップな
どのモールド（封止）を行う。
製造てろ主要工程の一例は、上記タブ部に半導体素子ケ
接合しくグイボンディング）、次いで、半導体チップと
上記リード部の対応する各リードとをワイヤボンディン
グ後、エポキシ樹脂などのレジンによる半導体チップな
どのモールド（封止）を行う。
かかる樹脂封止型半導体装置においては、主として当該
モールド樹脂と主に金属材料より成るリードフレームと
の熱膨張係数が異なることに起因して、モールド樹脂と
リードフレームとの界面において剥離を生じ易い。特に
、本発明者らが、超音波を使用した探査によれは、リー
ドフレームの方形のタブ部のコーナー部において、剥隣
が生じ易いことが判った。すなわち、当該タブ部の中心
から遠ざかる部分側から剥離を生じ易いことが判った。
モールド樹脂と主に金属材料より成るリードフレームと
の熱膨張係数が異なることに起因して、モールド樹脂と
リードフレームとの界面において剥離を生じ易い。特に
、本発明者らが、超音波を使用した探査によれは、リー
ドフレームの方形のタブ部のコーナー部において、剥隣
が生じ易いことが判った。すなわち、当該タブ部の中心
から遠ざかる部分側から剥離を生じ易いことが判った。
当該剥離を生じた界面においては、吸湿時の水分により
、そこに、水膜を形成し、この水膜を形成した樹脂封止
型半導体装置を、プリント配線基板などの実装用基板Ｋ
、半田付などの方法により実装する際に、レジンにクラ
ック（割裂）を生じろ。特に、半田付実装により高温に
さらすと、水分が蒸発し、レジンにクラックを生じ易い
。その為、実装温度を低くしたりしている。
、そこに、水膜を形成し、この水膜を形成した樹脂封止
型半導体装置を、プリント配線基板などの実装用基板Ｋ
、半田付などの方法により実装する際に、レジンにクラ
ック（割裂）を生じろ。特に、半田付実装により高温に
さらすと、水分が蒸発し、レジンにクラックを生じ易い
。その為、実装温度を低くしたりしている。
なお、樹脂封止型半導体装置におけろレジンクラックな
どの問題について触れた特許の例としては、特開昭５８
−１４５５７号公報、同５９−８６２５１号公報、同５
６−１０７５６８号があげられる。
どの問題について触れた特許の例としては、特開昭５８
−１４５５７号公報、同５９−８６２５１号公報、同５
６−１０７５６８号があげられる。
本発明は、特に、リードフレームのタブ部のコーナー部
におけろレジンと当該リードフレーム界面との剥離を防
止し、レジンクラックを防止し。
におけろレジンと当該リードフレーム界面との剥離を防
止し、レジンクラックを防止し。
半田付実装時の実装温度を向上させることによりその実
装性を向上させることのできる技術を提供することを目
的とする。
装性を向上させることのできる技術を提供することを目
的とする。
本発明の前記ならびにそのほかの目的と新規な％徴は１
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明てれは、下記のとおりである。
を簡単に説明てれは、下記のとおりである。
本発明では、タブ部のコーナー部に突出部を突出てる。
該突出部に貫通孔を設け、リードフレームのロックホー
ルと同様の形圧することも良い。
ルと同様の形圧することも良い。
前記のごとく、リードフレームのタブ部の両側にはタブ
吊りリードが引出しされており、本発明者らの鋭意検討
によれば、タブ部におけるこのタブ吊りリードとの連結
部は一般にレジンとの剥離か小さいことに着目して、タ
ブ部のコーナー部にも突出部を突出させろようにしたも
ので、これにより、レジンとの剥離が低減し、面装着タ
イプの半導体パッケージを半田付は実装してもレジンク
ラックが住じ難く、笑ｇ温度を上げることができ。
吊りリードが引出しされており、本発明者らの鋭意検討
によれば、タブ部におけるこのタブ吊りリードとの連結
部は一般にレジンとの剥離か小さいことに着目して、タ
ブ部のコーナー部にも突出部を突出させろようにしたも
ので、これにより、レジンとの剥離が低減し、面装着タ
イプの半導体パッケージを半田付は実装してもレジンク
ラックが住じ難く、笑ｇ温度を上げることができ。
したがって、実装性を向上できる。
次に１本発明を図面に示す実施例に基づいて説明する。
第１図は本発明の実施例を示す要部平面図で、第１図に
て、１けタブ部、２はタブ吊りリードである。
て、１けタブ部、２はタブ吊りリードである。
第１図に示−′ｒ笑施例では、当該タブ部１のコーナー
部（４カ所）に、タブ吊りリード２と平行に、長方形状
の突出部３を突設している倒を示す。
部（４カ所）に、タブ吊りリード２と平行に、長方形状
の突出部３を突設している倒を示す。
第２図は本発明の他の実施例を示す要部平面図で、タブ
部】のコーナー部に円形の貫通孔４を有する突出部３を
突設している例を示す。
部】のコーナー部に円形の貫通孔４を有する突出部３を
突設している例を示す。
第３図はリードフレームの全体構成を示す平面図で、該
リードフレーム５は多連のリードフレームに構成されて
いる一ユニットな示す。
リードフレーム５は多連のリードフレームに構成されて
いる一ユニットな示す。
該リードフレーム５は、その中央にタブ部１が位置し、
その両側端からタブ吊りリード２が引出されている。
その両側端からタブ吊りリード２が引出されている。
当該タブ部１は第２図で例示したロックポル様の突出部
を有するもので例示した。
を有するもので例示した。
タブ部１の周辺には複数の内部リード６が配設され、Ｂ
Ｐ３ ｇリード６から延在して外部リード７が配設さ
れている。
Ｐ３ ｇリード６から延在して外部リード７が配設さ
れている。
これら内部リード６は、タブ吊りリード２と平行に設け
られたダム８により連結されている。
られたダム８により連結されている。
＠３図にて、９は枠であり、当該タブ吊りリード２やダ
ム８の端部が当該枠９に連結されている。
ム８の端部が当該枠９に連結されている。
当該タブ部１上に半導体チップを４１！性樹脂接着剤例
えばｌ’粉を含むエポキシ樹脂ペーストにより接合し、
該チップの電極と内部リード６の端部とを例えばＡ２線
よりなるコネクタワイヤによりワイヤボンディング後、
樹脂封止を行な〜・、ダム８の内側で切断分離する。
えばｌ’粉を含むエポキシ樹脂ペーストにより接合し、
該チップの電極と内部リード６の端部とを例えばＡ２線
よりなるコネクタワイヤによりワイヤボンディング後、
樹脂封止を行な〜・、ダム８の内側で切断分離する。
第４図は当該主要工程を経て得られた樹脂封止型半導体
装置１０の一例断面図で、同図にて１１は半導体チップ
、１２はコネクタワイヤ、１３はモールド樹脂部である
。半導体素子（チップ）１１は、例えばシリコン単結晶
基板から成り１周知の技術によってこのチップ内には多
数の回路素子か形成され、１つの回路機能が与えられて
いる。
装置１０の一例断面図で、同図にて１１は半導体チップ
、１２はコネクタワイヤ、１３はモールド樹脂部である
。半導体素子（チップ）１１は、例えばシリコン単結晶
基板から成り１周知の技術によってこのチップ内には多
数の回路素子か形成され、１つの回路機能が与えられて
いる。
回路素子力具体例は、例えばＭＯＳトランジスタから収
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。
本発明によれば、第１図や第２図で例示するように、リ
ードフレーム５のダム部ｌのコーナー部に、突出部３を
設け、また貫通孔４を有する突出部３を設けたので、当
該突出部３の存在によりコーナー部への応力集中が妨げ
られ、レジ／との剥離の起こり易いコーナー部における
当該剥離を防止することができた。当該貫通孔４を有す
る突出部３によれば、当該貫通孔４内にモールド樹脂が
充填され、リードフレームとレジンとの密着性をも高め
ることかできた。
ードフレーム５のダム部ｌのコーナー部に、突出部３を
設け、また貫通孔４を有する突出部３を設けたので、当
該突出部３の存在によりコーナー部への応力集中が妨げ
られ、レジ／との剥離の起こり易いコーナー部における
当該剥離を防止することができた。当該貫通孔４を有す
る突出部３によれば、当該貫通孔４内にモールド樹脂が
充填され、リードフレームとレジンとの密着性をも高め
ることかできた。
従来タブ部の内側に貫通孔を設けたり（％開昭５８−１
４５５７号公報）、その裏面に多数の凹孔を設けたり（
特開昭５９−８６２５１号公Ｓ、 ）してレジンクラッ
クの発生などを防止する技術が提案されているが２本発
明ではタブ部１のコーナー部の外側に突出して突出部３
を設けるようにしているので、タブ部１上にマクントす
る半導体チップ１１に影響を与えずに、レジンクラック
の発生など！防止できろ。例えは、本発明では突出部３
がタブ１の外方にあるので、タブ部１の面を広く使うこ
とができ、大型の半導体チップ！マウントするのに有利
である。
４５５７号公報）、その裏面に多数の凹孔を設けたり（
特開昭５９−８６２５１号公Ｓ、 ）してレジンクラッ
クの発生などを防止する技術が提案されているが２本発
明ではタブ部１のコーナー部の外側に突出して突出部３
を設けるようにしているので、タブ部１上にマクントす
る半導体チップ１１に影響を与えずに、レジンクラック
の発生など！防止できろ。例えは、本発明では突出部３
がタブ１の外方にあるので、タブ部１の面を広く使うこ
とができ、大型の半導体チップ！マウントするのに有利
である。
本発明によればレジンとリードフレームとの界面剥離が
低減され、したがって、吸湿水分によるレジンクラック
か防止され、半田付実装などの実装に際しての実装温度
を上げることができ、実装性を向上させることができた
。％Ｋ、レジンクラックの生じ易い固装Ｎ（実装）タイ
プの半導体パッケージに有利である。
低減され、したがって、吸湿水分によるレジンクラック
か防止され、半田付実装などの実装に際しての実装温度
を上げることができ、実装性を向上させることができた
。％Ｋ、レジンクラックの生じ易い固装Ｎ（実装）タイ
プの半導体パッケージに有利である。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本発明は上記実施例に示−ｒ樹脂封止型半導体装置の他
各種の樹脂封止型半導体装置に適用できる。
各種の樹脂封止型半導体装置に適用できる。
本願において開示されろ発明のうち代表的なものによっ
て得られろ効果を簡単に説明てれは、下記のとうりであ
る。
て得られろ効果を簡単に説明てれは、下記のとうりであ
る。
本発明によればレジンとリードフレームとの界面剥離を
防止し、レジンクラックの発生を防止し。
防止し、レジンクラックの発生を防止し。
実装性を向上させろことができた。
第】Ｖは本発明の実施例を示す要部平面図、第２図は本
発明の他の実施例を示す要部平面図、第３図は本発明の
実施例を示すリードフレームの平面図、 第４図は樹脂封止型半導体装置の断面図である。 １・・・タブ部、２・・・タブ吊りリード、３・・・突
出部。 ４・・・貫通孔、５・・・リードフレーム、６・・・内
部り−ド、７・・・外部リード、８・・・ダム、９・・
・枠、１０・・・樹脂封止型半導体装置、１１・・・半
導体チップ、１２・・・コネクタワイヤ、１３・・・モ
ールド樹脂部。 代理人 弁理士 小 川 勝 男 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 崗
発明の他の実施例を示す要部平面図、第３図は本発明の
実施例を示すリードフレームの平面図、 第４図は樹脂封止型半導体装置の断面図である。 １・・・タブ部、２・・・タブ吊りリード、３・・・突
出部。 ４・・・貫通孔、５・・・リードフレーム、６・・・内
部り−ド、７・・・外部リード、８・・・ダム、９・・
・枠、１０・・・樹脂封止型半導体装置、１１・・・半
導体チップ、１２・・・コネクタワイヤ、１３・・・モ
ールド樹脂部。 代理人 弁理士 小 川 勝 男 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 崗
Claims (1)
- 【特許請求の範囲】 １、樹脂封止型半導体装置の製造に用いられるリードフ
レームであって、半導体チップが接合されるタブ部のコ
ーナー部に、その外側に突出した突出部を突設し、該突
出部に必要に応じて当該突出部を上下に貫通する貫通孔
を孔設して成ることを特徴とする樹脂封止型半導体装置
用リードフレーム。 ２、樹脂封止型半導体装置が、面装着タイプの半導体パ
ッケージである、特許請求の範囲第１項記載の樹脂封止
型半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17167786A JPS6329960A (ja) | 1986-07-23 | 1986-07-23 | 樹脂封止型半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17167786A JPS6329960A (ja) | 1986-07-23 | 1986-07-23 | 樹脂封止型半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329960A true JPS6329960A (ja) | 1988-02-08 |
Family
ID=15927650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17167786A Pending JPS6329960A (ja) | 1986-07-23 | 1986-07-23 | 樹脂封止型半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329960A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04274196A (ja) * | 1991-02-28 | 1992-09-30 | Stanley Electric Co Ltd | 照明装置 |
| US5831496A (en) * | 1995-09-01 | 1998-11-03 | Murata Manufacturing Co., Ltd. | Dielectric filter |
| JP2006351755A (ja) * | 2005-06-15 | 2006-12-28 | Renesas Technology Corp | 半導体装置 |
| CN107154386A (zh) * | 2016-03-04 | 2017-09-12 | 矽品精密工业股份有限公司 | 电子封装件及半导体基板 |
-
1986
- 1986-07-23 JP JP17167786A patent/JPS6329960A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04274196A (ja) * | 1991-02-28 | 1992-09-30 | Stanley Electric Co Ltd | 照明装置 |
| US5831496A (en) * | 1995-09-01 | 1998-11-03 | Murata Manufacturing Co., Ltd. | Dielectric filter |
| JP2006351755A (ja) * | 2005-06-15 | 2006-12-28 | Renesas Technology Corp | 半導体装置 |
| CN107154386A (zh) * | 2016-03-04 | 2017-09-12 | 矽品精密工业股份有限公司 | 电子封装件及半导体基板 |
| US9899309B2 (en) * | 2016-03-04 | 2018-02-20 | Siliconware Precision Industries Co., Ltd. | Electronic package and semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177725B1 (en) | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same | |
| JPH09162322A (ja) | 表面実装型半導体装置とその製造方法 | |
| JPH0613502A (ja) | 半導体集積回路チップ | |
| JP2001210777A (ja) | 半導体装置 | |
| JPH03268351A (ja) | 半導体装置 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPS61137352A (ja) | 半導体装置 | |
| JPS59231839A (ja) | 半導体装置 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS61144834A (ja) | 樹脂封止型半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JP2003007904A (ja) | 半導体装置 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| KR100233860B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH02244746A (ja) | 樹脂封止型半導体装置 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| JPS6151852A (ja) | プリント基板およびその製造方法 | |
| JPH07263468A (ja) | 半導体集積回路装置およびリードフレーム | |
| JPS6173353A (ja) | 半導体装置 | |
| JPH03116856A (ja) | 半導体装置 | |
| JPS60223142A (ja) | 半導体装置 | |
| JPH02180061A (ja) | リードフレームおよび半導体装置 |