JPS61244045A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61244045A JPS61244045A JP60085801A JP8580185A JPS61244045A JP S61244045 A JPS61244045 A JP S61244045A JP 60085801 A JP60085801 A JP 60085801A JP 8580185 A JP8580185 A JP 8580185A JP S61244045 A JPS61244045 A JP S61244045A
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- defective
- semiconductor integrated
- integrated circuit
- defective circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000002950 deficient Effects 0.000 abstract description 29
- 238000000034 method Methods 0.000 abstract description 6
- 238000005520 cutting process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同一構成要素からなる大規模半導体集積回路
に関する。
に関する。
メモリのように、１チップ内に同一構成要素を多数配列
して構成する大規模集積回路装置では、そのうちの構成
要素の欠陥が少ないときにも、その集積回路を不良とす
れば、歩留が極端に低くなる。そこで、数個の欠陥構成
要素があっても救済する方法が提案されてｈる。第５図
はメモリの例で、半導体集積回路装置１０メモリアレー
２内にあらかじめ予備線（ワード酸およびデータ線）ｓ
ｐａ＊設けておき、欠陥ビットがあるときには、プログ
ラム用ヒユーズなどの置換回路５により、デコーダ６７
に介して欠陥ビラトラ予備線３，４に置換する。
して構成する大規模集積回路装置では、そのうちの構成
要素の欠陥が少ないときにも、その集積回路を不良とす
れば、歩留が極端に低くなる。そこで、数個の欠陥構成
要素があっても救済する方法が提案されてｈる。第５図
はメモリの例で、半導体集積回路装置１０メモリアレー
２内にあらかじめ予備線（ワード酸およびデータ線）ｓ
ｐａ＊設けておき、欠陥ビットがあるときには、プログ
ラム用ヒユーズなどの置換回路５により、デコーダ６７
に介して欠陥ビラトラ予備線３，４に置換する。
提案されている救済方法を現実に実用化しようとすると
、種々の問題がある。上記例では、欠陥ピットが予備線
に置換できない程、数多く発生すれば、その半導体集積
回路装置は救済できないで不良になる。この場合は、も
との歩留いかんにより、救済技術採用による煩雑さだけ
かのこるという欠点があった。
、種々の問題がある。上記例では、欠陥ピットが予備線
に置換できない程、数多く発生すれば、その半導体集積
回路装置は救済できないで不良になる。この場合は、も
との歩留いかんにより、救済技術採用による煩雑さだけ
かのこるという欠点があった。
本発明の目的は、上記の欠点を除去するため、簡易な手
段によって不良個所を除去することを可能とする半導体
集積回路装置を提供することにある。
段によって不良個所を除去することを可能とする半導体
集積回路装置を提供することにある。
本発明の半導体集積回路装置は、１チップ内に、各々入
出力部をもつ単独に動作可能な複数個の同一半導体集積
回路が導電性配線により相互に接続された構造になって
込る。し九がって導電性配線の一部を切断することで、
切断配線に関与する半導体集積回路の機能を除去するこ
とができる。
出力部をもつ単独に動作可能な複数個の同一半導体集積
回路が導電性配線により相互に接続された構造になって
込る。し九がって導電性配線の一部を切断することで、
切断配線に関与する半導体集積回路の機能を除去するこ
とができる。
上記のように、半導体集積回路装置は同一の半導体集積
回路の群より構成される。各半導体集積回路は入力およ
び出力部をもつから、単独でその特性試験を行なうこと
ができる。もし１つの半導体集積回路が不良と判定され
た場合、他の半導体集積回路と結ぶ導電性配線を切断す
ればこの不良半導体集積回路のみを除去できる。
回路の群より構成される。各半導体集積回路は入力およ
び出力部をもつから、単独でその特性試験を行なうこと
ができる。もし１つの半導体集積回路が不良と判定され
た場合、他の半導体集積回路と結ぶ導電性配線を切断す
ればこの不良半導体集積回路のみを除去できる。
以下、図面を参照して本発明の一実施例につき説明する
。第１Ａ図は、同一の半導体集積回路（以下では回路と
略称する）が４個、チップ１０上に形成された場合であ
る。回路１１，１２，１３゜１４ の最終配線の際に、
その各々を相互に接続する導電性配線１５．１６．１７
．１８が同一工程で形成される。次に動作試験で各回路
１１．１２．１５゜１４ｆ：検査し、回路１５．１４
が不良と判断されたときは、第１Ｂ図に示すようにマー
ク１９．２０をレーザースポットなどのインカーでつけ
ておく。上記不良回路１３．１４ は導電性配線１６
．１８をレーザーによって切断すると、完全に良品回路
１１．１２ から除去できる。ま几これによって良品
回路１１．１２の浮遊配線容量を少なくすることができ
る。
。第１Ａ図は、同一の半導体集積回路（以下では回路と
略称する）が４個、チップ１０上に形成された場合であ
る。回路１１，１２，１３゜１４ の最終配線の際に、
その各々を相互に接続する導電性配線１５．１６．１７
．１８が同一工程で形成される。次に動作試験で各回路
１１．１２．１５゜１４ｆ：検査し、回路１５．１４
が不良と判断されたときは、第１Ｂ図に示すようにマー
ク１９．２０をレーザースポットなどのインカーでつけ
ておく。上記不良回路１３．１４ は導電性配線１６
．１８をレーザーによって切断すると、完全に良品回路
１１．１２ から除去できる。ま几これによって良品
回路１１．１２の浮遊配線容量を少なくすることができ
る。
次に第２図は３つの回路１１，１２，１３が正常に動作
し、回路１４ が不良な場合である。導電性配線１７，
１８ｔ−レーザカットして、回路１％１２゜１３ヲ良品
として使用する場合である。
し、回路１４ が不良な場合である。導電性配線１７，
１８ｔ−レーザカットして、回路１％１２゜１３ヲ良品
として使用する場合である。
上記の例で１回路が２５６にビットのＲＡＭであるとす
ると、第１ Ｂ、図では２Ｘ２５６にビットＲＡＭ、第
２図では５Ｘ２５６にピッ）ＲＡＭとして使用できる。
ると、第１ Ｂ、図では２Ｘ２５６にビットＲＡＭ、第
２図では５Ｘ２５６にピッ）ＲＡＭとして使用できる。
以上、詳しく説明し友ように、本発明によれば１チップ
内に複数個の独立の同一半導体集積回路があり、相互に
導電性配線で接続されていて、動作試験の結果、不良回
路を導電性配線を切断することによって除去し、残少の
回路は良品として使用することができる。従来の集積回
路装置では、少数の欠陥ビットがあっても、不良として
使用されなかったが、本発明の集積回路装置では、１つ
以上の正常動作の回路があれば、良品として使用するこ
とができる。
内に複数個の独立の同一半導体集積回路があり、相互に
導電性配線で接続されていて、動作試験の結果、不良回
路を導電性配線を切断することによって除去し、残少の
回路は良品として使用することができる。従来の集積回
路装置では、少数の欠陥ビットがあっても、不良として
使用されなかったが、本発明の集積回路装置では、１つ
以上の正常動作の回路があれば、良品として使用するこ
とができる。
半導体集積回路は一般に集積度が増加すると、急激に製
造の歩留低下が生ずるが、本発明では集積度と歩留との
関係は直接的に比例しなくなり、全体の集積度より小さ
い基本となる同一半導体集積回路の歩留に依存する。し
たがって本発明は大規模半導体集積回路になる程歩留向
上に寄与する。
造の歩留低下が生ずるが、本発明では集積度と歩留との
関係は直接的に比例しなくなり、全体の集積度より小さ
い基本となる同一半導体集積回路の歩留に依存する。し
たがって本発明は大規模半導体集積回路になる程歩留向
上に寄与する。
第１Ａ図、第１Ｂ図、第２図は本発明の一実施例を示し
、第１Ａ図は動作試験前のチップ内の同一半導体集積回
路を導電性配線で接続し友状態を示し、第１Ｂ図、第２
図は導電性配線全切断した図、第５図は従来の予備線を
利用する方式を示す図である。 １０ ・・・チップ、 １１．１２．１％ １４・
・・半導体集積回路、１５〜１８川導電性配線、 １
９〜２０・・・マーク。 特許出願人 日本電気株式会社 第１Ａ図 第１Ｂ図 第２図 第３図
、第１Ａ図は動作試験前のチップ内の同一半導体集積回
路を導電性配線で接続し友状態を示し、第１Ｂ図、第２
図は導電性配線全切断した図、第５図は従来の予備線を
利用する方式を示す図である。 １０ ・・・チップ、 １１．１２．１％ １４・
・・半導体集積回路、１５〜１８川導電性配線、 １
９〜２０・・・マーク。 特許出願人 日本電気株式会社 第１Ａ図 第１Ｂ図 第２図 第３図
Claims (1)
- １ チップ内に、各々入出力部をもつ単独に動作可能な
複数個の同一半導体集積回路が導電性配線により相互に
接続された構造を有し、該導電性配線の一部を切断し、
該切断配線に関与する半導体集積回路の機能を除去しう
ることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085801A JPS61244045A (ja) | 1985-04-22 | 1985-04-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085801A JPS61244045A (ja) | 1985-04-22 | 1985-04-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61244045A true JPS61244045A (ja) | 1986-10-30 |
Family
ID=13868981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085801A Pending JPS61244045A (ja) | 1985-04-22 | 1985-04-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61244045A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0791958A1 (de) * | 1996-02-24 | 1997-08-27 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen von Halbleiterelementen mit aktiven Strukturen |
-
1985
- 1985-04-22 JP JP60085801A patent/JPS61244045A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0791958A1 (de) * | 1996-02-24 | 1997-08-27 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen von Halbleiterelementen mit aktiven Strukturen |
| US5976901A (en) * | 1996-02-24 | 1999-11-02 | General Semiconductor Inc. | Process for manufacturing semiconductor devices with active structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576554A (en) | Wafer-scale integrated circuit interconnect structure architecture | |
| US3984860A (en) | Multi-function LSI wafers | |
| US5843799A (en) | Circuit module redundancy architecture process | |
| KR100283030B1 (ko) | 반도체 장치의 레이 아웃 구조 | |
| JPS63217821A (ja) | 半導体集積回路 | |
| US6594818B2 (en) | Memory architecture permitting selection of storage density after fabrication of active circuitry | |
| JPH10275493A (ja) | 半導体記憶装置 | |
| US6385081B1 (en) | Semiconductor integrated circuit | |
| JPH10275898A (ja) | 半導体集積回路装置 | |
| US5444000A (en) | Method of fabricating integrated circuit with improved yield rate | |
| JPS61244045A (ja) | 半導体集積回路装置 | |
| US3879839A (en) | Method of manufacturing multi-function LSI wafers | |
| JPH09213097A (ja) | ヒューズ装置及びそれを用いた半導体集積回路装置 | |
| JP3198546B2 (ja) | 冗長用メモリセルを有する半導体装置 | |
| JPS6158254A (ja) | 半導体集積回路装置 | |
| JPS59119743A (ja) | 集積回路の冗長構成方式 | |
| JPH01208798A (ja) | 記憶装置 | |
| JPH02235356A (ja) | 半導体装置 | |
| JPS58125846A (ja) | Ｉｃメモリ | |
| KR19990025194A (ko) | 반도체 메모리 장치의 결함구제 방법 | |
| JPH0554694A (ja) | 半導体記憶装置 | |
| JP3306920B2 (ja) | 半導体記憶装置 | |
| JPH04343244A (ja) | 半導体メモリ試験装置およびその試験方法 | |
| JPH0730068A (ja) | 半導体記憶装置 | |
| JPS58202547A (ja) | 集積回路装置 |