JPH02235356A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02235356A JPH02235356A JP1056619A JP5661989A JPH02235356A JP H02235356 A JPH02235356 A JP H02235356A JP 1056619 A JP1056619 A JP 1056619A JP 5661989 A JP5661989 A JP 5661989A JP H02235356 A JPH02235356 A JP H02235356A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- product
- semiconductor device
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関するものである。
第３図は従来の半導体装置のウェハ上の素子の配置例を
示す拡大平面図である。
示す拡大平面図である。
従来、半導体装置は１つのウェハ上に、動作部を含み製
品となるチップ《１》及び、動作には全く関係のないダ
イシングライン（３》が夜数個、繰り返し配［ｉされて
いる。仁の半導体装置を動作させるために外部から加え
られる信号を、入力又は出力信号を外部に出力するため
にチップ内のパッド（２冫が製品となるチップ（１）内
部に設けられている。
品となるチップ《１》及び、動作には全く関係のないダ
イシングライン（３》が夜数個、繰り返し配［ｉされて
いる。仁の半導体装置を動作させるために外部から加え
られる信号を、入力又は出力信号を外部に出力するため
にチップ内のパッド（２冫が製品となるチップ（１）内
部に設けられている。
次に動作について説明する。半導体装置を製造する際に
は、このように１つのウェハに複数個の製品となるチッ
プ（１》を作り、個々の動作製品とする場合には、テス
トを行って良品を選別し、ダイシングライン（３》上を
切断することにより各々゛の製品となるチップ（υを分
離し、チップ内のパッド（２）上に外部との接続が容易
になるよう配線を行うという手順で製造される。
は、このように１つのウェハに複数個の製品となるチッ
プ（１》を作り、個々の動作製品とする場合には、テス
トを行って良品を選別し、ダイシングライン（３》上を
切断することにより各々゛の製品となるチップ（υを分
離し、チップ内のパッド（２）上に外部との接続が容易
になるよう配線を行うという手順で製造される。
また半導体装置の一種類であるＤＲＡＭ，ＳＲＡＭなど
のメモリでは、１個の製品中に微細構造のメモリセルと
呼ばれる単位の繰り返しが多数あり、ξれは製造時に不
良となる可能性が極めて高いため冗長回路をあらかじめ
設けておき、製品内に一部欠陥があってもこれを置き換
える仁とにより完成品とする方法が採られている。ζの
場合冗長回路を使用するか否かの判定は、ウェハ上での
良品選別テストの前に、選別テストと同様のテストが行
われることになる。
のメモリでは、１個の製品中に微細構造のメモリセルと
呼ばれる単位の繰り返しが多数あり、ξれは製造時に不
良となる可能性が極めて高いため冗長回路をあらかじめ
設けておき、製品内に一部欠陥があってもこれを置き換
える仁とにより完成品とする方法が採られている。ζの
場合冗長回路を使用するか否かの判定は、ウェハ上での
良品選別テストの前に、選別テストと同様のテストが行
われることになる。
第４図は上記冗長回路の判定テスト及びウェハ上での良
品選別テストの様子を示す拡大上面図である。第４図に
おいて（１）〜（３）は第３図に示したものと同等であ
る。（５）はテスト信号用針でこれをチップ内のパッド
（２）に当てることにより、テスト信号の入力及び出力
を行う。
品選別テストの様子を示す拡大上面図である。第４図に
おいて（１）〜（３）は第３図に示したものと同等であ
る。（５）はテスト信号用針でこれをチップ内のパッド
（２）に当てることにより、テスト信号の入力及び出力
を行う。
従来の半導体装置は以上のように構成されていたので、
ある製品となるチップをテストした後に次の製品となる
チップをテストする際テスト信号用針が製品となるチッ
プの上を移動するため、針についたアルミくずが製品と
なるチップ上に落ち、製品の欠陥となることがあり、ま
た、配線が行われるべきチップ内のパッドを傷つけるこ
とになるなどの問題点があった。
ある製品となるチップをテストした後に次の製品となる
チップをテストする際テスト信号用針が製品となるチッ
プの上を移動するため、針についたアルミくずが製品と
なるチップ上に落ち、製品の欠陥となることがあり、ま
た、配線が行われるべきチップ内のパッドを傷つけるこ
とになるなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ウェハ状態でテストを行ってもチップ内の
パッドを傷つけることなく、また、製品となるチップ上
にアルミくずが落ちる確率を少なくセきる半導体装置を
得ることを目的とする。
れたもので、ウェハ状態でテストを行ってもチップ内の
パッドを傷つけることなく、また、製品となるチップ上
にアルミくずが落ちる確率を少なくセきる半導体装置を
得ることを目的とする。
この発明に係る半導体装置は、ダイシングライン上にパ
ッドを設け、ウェハ状態でテストを行う際には信号の入
出力をこのパッドから行うようにしたものである。
ッドを設け、ウェハ状態でテストを行う際には信号の入
出力をこのパッドから行うようにしたものである。
この発明における半導体装置は、新たにダイシングライ
ン上のパッドを設け、信号の入出力をこのダイシングラ
イン上のパッドで行うことにより、ウェハ状態で行なわ
れるテストは、ダイシングライン上のパッドに針を当て
て行うため製品となるチップ上のチップ内のパッドに何
ら傷をつけることなくテストが可能で、しかもアルミ《
ずれが製品となるチップ上に落ちる可能性を減少させる
ことができる。
ン上のパッドを設け、信号の入出力をこのダイシングラ
イン上のパッドで行うことにより、ウェハ状態で行なわ
れるテストは、ダイシングライン上のパッドに針を当て
て行うため製品となるチップ上のチップ内のパッドに何
ら傷をつけることなくテストが可能で、しかもアルミ《
ずれが製品となるチップ上に落ちる可能性を減少させる
ことができる。
以下、この発明の一実施例を図によって説明する。第１
図は半導体装置のウェハ上の素子の配置を示す拡大上面
図、第２圀は第１図の半導体装置のテスト状態の様子を
示す拡大上面図である。
図は半導体装置のウェハ上の素子の配置を示す拡大上面
図、第２圀は第１図の半導体装置のテスト状態の様子を
示す拡大上面図である。
図において、（ｌ）〜（３Ｌ（５）は第３図及び第４図
の従来例に示したものと同等であるので説明を省略する
。（４）はダイシングライン（３）上に新たに設けたダ
イシングライン上のパッドであり、チップ内のパッド（
２）とはウェハ状態ではアルミなどの配線で接続されて
いる。
の従来例に示したものと同等であるので説明を省略する
。（４）はダイシングライン（３）上に新たに設けたダ
イシングライン上のパッドであり、チップ内のパッド（
２）とはウェハ状態ではアルミなどの配線で接続されて
いる。
次に動作について説明する。ウェハ状態でのテストが終
れば上記アルミなどの接続はレーザーなどによって切断
され、チップ内のパッド（２）には無駄な容量が付かな
いようにする。また従来例において説明した冗長回路の
使用の際にはレーザー光線を使用する場合があり、これ
と同時にダイシングライン上のパッド《４）とチップ内
のパッド（２）との配線を切断することも考えられる。
れば上記アルミなどの接続はレーザーなどによって切断
され、チップ内のパッド（２）には無駄な容量が付かな
いようにする。また従来例において説明した冗長回路の
使用の際にはレーザー光線を使用する場合があり、これ
と同時にダイシングライン上のパッド《４）とチップ内
のパッド（２）との配線を切断することも考えられる。
この場合、その後の良品選ｆｌｔｌテストでは、チップ
内のパッド（２）を用いることになり製品となるパッド
（１）を傷つけることになるが、製品となるチップ（１
）上にアルミくずが落ちる確率が減るため、この場合で
も仁の発明は有効である。
内のパッド（２）を用いることになり製品となるパッド
（１）を傷つけることになるが、製品となるチップ（１
）上にアルミくずが落ちる確率が減るため、この場合で
も仁の発明は有効である。
第２図においてテスト信号用針（５）をダイシングライ
ン上のパッド（４）と接触させることにより、テスト信
号の入力及び製品となるチップ（１）内からの信号の出
力を行う。この場合、ある製品となるチップ（１）から
次の製品となるチップ（１）にテスト信号用針（５）を
動かす際には図に示す矢印八方向にウェハを移動させれ
ば、テスト信号用針（５）はダイシングライン（３）上
を動くため、アルミくずが製品となるチップ（１）上に
落ちる可能性は少なくなる。
ン上のパッド（４）と接触させることにより、テスト信
号の入力及び製品となるチップ（１）内からの信号の出
力を行う。この場合、ある製品となるチップ（１）から
次の製品となるチップ（１）にテスト信号用針（５）を
動かす際には図に示す矢印八方向にウェハを移動させれ
ば、テスト信号用針（５）はダイシングライン（３）上
を動くため、アルミくずが製品となるチップ（１）上に
落ちる可能性は少なくなる。
以上のようにこの発明によれば、ダイシングライン上の
パッドをテスト用に設けたため、製品となるチップ上に
アルミくずが落ちる可能性を減らすことができ、またチ
ップ内のパッドを傷つける仁となくテストすることも可
能な半導体装置を得ることができる。
パッドをテスト用に設けたため、製品となるチップ上に
アルミくずが落ちる可能性を減らすことができ、またチ
ップ内のパッドを傷つける仁となくテストすることも可
能な半導体装置を得ることができる。
第１図はこの発明の一実施例による半導体装置のウェハ
上の素子の配置を示す拡大平面図、第２図は第１図の半
導体装置のテスト状態を示す拡大上面図、第３図は従来
の・半導体装置のウェハ上の素子の配置を示す拡大平面
図、第４図は従来の半導体装置のテスト状態を示す拡大
平面図である。 図において、（υは製品となるチップ、（２月よテップ
内のパッド、（３）はダイシングライン、（４）はダイ
シングライン上のパッド、（５）はテスト信号用針であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。
上の素子の配置を示す拡大平面図、第２図は第１図の半
導体装置のテスト状態を示す拡大上面図、第３図は従来
の・半導体装置のウェハ上の素子の配置を示す拡大平面
図、第４図は従来の半導体装置のテスト状態を示す拡大
平面図である。 図において、（υは製品となるチップ、（２月よテップ
内のパッド、（３）はダイシングライン、（４）はダイ
シングライン上のパッド、（５）はテスト信号用針であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ウェハ状態でテストを行う際にチップ内に信号を入力
するため又は、チップ内からの出力信号を外部に出力す
るためのパッドをチップ周辺のダイシングライン上に備
えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056619A JPH02235356A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056619A JPH02235356A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235356A true JPH02235356A (ja) | 1990-09-18 |
Family
ID=13032291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056619A Pending JPH02235356A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235356A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982042A (en) * | 1996-03-18 | 1999-11-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor wafer including semiconductor device |
| US6764879B2 (en) | 2001-08-08 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer, semiconductor device, and method for manufacturing the same |
| US7372072B2 (en) * | 2004-12-15 | 2008-05-13 | Infineon Technologies Ag | Semiconductor wafer with test structure |
| US7825446B2 (en) | 2006-01-18 | 2010-11-02 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing the semiconductor wafer structure |
-
1989
- 1989-03-08 JP JP1056619A patent/JPH02235356A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982042A (en) * | 1996-03-18 | 1999-11-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor wafer including semiconductor device |
| CN1095197C (zh) * | 1996-03-18 | 2002-11-27 | 三菱电机株式会社 | 半导体晶片 |
| US6764879B2 (en) | 2001-08-08 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer, semiconductor device, and method for manufacturing the same |
| US7372072B2 (en) * | 2004-12-15 | 2008-05-13 | Infineon Technologies Ag | Semiconductor wafer with test structure |
| US7825446B2 (en) | 2006-01-18 | 2010-11-02 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing the semiconductor wafer structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2659095B2 (ja) | ゲートアレイ及びメモリを有する半導体集積回路装置 | |
| US7061263B1 (en) | Layout and use of bond pads and probe pads for testing of integrated circuits devices | |
| US6871307B2 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
| EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
| JPH11251531A (ja) | 半導体装置レイアウト構造 | |
| JPS60254626A (ja) | ウエハテスト方法 | |
| JPH02211648A (ja) | 半導体装置 | |
| JPH02235356A (ja) | 半導体装置 | |
| JPH11345499A (ja) | ウェハ上の複数のメモリチップを検査するための装置 | |
| TW200536033A (en) | Auto recovery wafer testing apparatus and wafer testing method | |
| JPH0574878A (ja) | ウエーハの試験方法 | |
| US5032889A (en) | Wiring structure in a wafer-scale integrated circuit | |
| JPS6281724A (ja) | 半導体装置 | |
| JPH03188385A (ja) | 半導体装置 | |
| JPH079379Y2 (ja) | Ｉｃウエハ試験用自動プローバ | |
| JPH0282547A (ja) | 半導体ウェハー | |
| JP3220353B2 (ja) | 半導体集積回路装置 | |
| JPH04152543A (ja) | 自己検査機能を有する集積回路構造体、及びこれを用いた集積回路良品チップの選別方法 | |
| JPH02238645A (ja) | ウェハー | |
| JPH04267542A (ja) | 半導体集積回路のレイアウト方法および装置 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| KR20000009911A (ko) | 메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및방법 | |
| JPH0577177B2 (ja) | ||
| JPH04207051A (ja) | ウエハスケールインテグレーションデバイスの製造方法 | |
| JPS62163336A (ja) | 半導体装置 |