JPS61211057A - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS61211057A JPS61211057A JP60052194A JP5219485A JPS61211057A JP S61211057 A JPS61211057 A JP S61211057A JP 60052194 A JP60052194 A JP 60052194A JP 5219485 A JP5219485 A JP 5219485A JP S61211057 A JPS61211057 A JP S61211057A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- thermal head
- resistor
- leader
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はサーマルヘッドに係り、特に高密度化に適した
構成を有するサーマルヘッドに関する。
構成を有するサーマルヘッドに関する。
サーマルヘッドは複数個に分離された抵抗体素子(発熱
体)t−選択的に 駆動し、感熱紙を選択的に加熱し、
発色せしめる部品である。
体)t−選択的に 駆動し、感熱紙を選択的に加熱し、
発色せしめる部品である。
この様なサーマルヘッドに於ては、駆動素子数を最小に
する事が望ましく、例えば第5図のように、抵抗体孔に
ダイオードDQ接続しマトリックス配線にて接続し九ダ
イオードマトリックス方式がその回路の一例である。尚
6,7.8は個別リード、10は共通電極である。
する事が望ましく、例えば第5図のように、抵抗体孔に
ダイオードDQ接続しマトリックス配線にて接続し九ダ
イオードマトリックス方式がその回路の一例である。尚
6,7.8は個別リード、10は共通電極である。
この様な回路の実現手段としては、第6図の如く、複数
個のダイオードを内蔵したディスクリート素子を並べ、
回路とワイヤボンディングする方法がとられてbる。こ
の場合、ダイオードはウェーハ上の半導体プロセスを用
いて形成されるが、これらダイオードをセラミック基板
上に塔載させしかる後ワイヤボンドするのは極めて繁雑
な工程であシ、サーマルヘッドの低価格化を阻止する要
因であった。
個のダイオードを内蔵したディスクリート素子を並べ、
回路とワイヤボンディングする方法がとられてbる。こ
の場合、ダイオードはウェーハ上の半導体プロセスを用
いて形成されるが、これらダイオードをセラミック基板
上に塔載させしかる後ワイヤボンドするのは極めて繁雑
な工程であシ、サーマルヘッドの低価格化を阻止する要
因であった。
例えば、A4サイズで8本/、、のサーマルヘッドでは
、接続ワイヤー数は3456本で、ワイヤポンディング
のピッチは100μである。
、接続ワイヤー数は3456本で、ワイヤポンディング
のピッチは100μである。
A4サイズで16本/1mで線、ボンディングのピッチ
は50μにしなければならず、もはやワイヤボンディン
グ接続はできなくなる。
は50μにしなければならず、もはやワイヤボンディン
グ接続はできなくなる。
一方に於て1画像処理信号を16本/難で行う事は必然
的市場の要求であるので、従来方式では、もはや対応で
きなくなる事は明白である。
的市場の要求であるので、従来方式では、もはや対応で
きなくなる事は明白である。
本発明は、かかる不便に鑑みてなされたもので、高密度
、少くも16本/、、以上の密度のサーマルヘッドを容
易に実現し、且つ少ない工程数により、サーマルヘッド
を実現する方法により、形成されるサーマルヘッドを提
案することを目的とする。
、少くも16本/、、以上の密度のサーマルヘッドを容
易に実現し、且つ少ない工程数により、サーマルヘッド
を実現する方法により、形成されるサーマルヘッドを提
案することを目的とする。
本発明は、アモルファスシリコン又はポリシリコンによ
って、Pinダイオードを形成しこのダイオード管発熱
抵抗体1ヶに対して1ケ接続して。
って、Pinダイオードを形成しこのダイオード管発熱
抵抗体1ヶに対して1ケ接続して。
絶縁性基体上に形成したサーマルヘッドである。
本発明によれば全てのダイオード形成を素子間の接続が
パターンによって行われるので従来の様なアセンブリプ
ロセスが不要となり、A4,8ドツト/Ifilfは3
456本のボンディングが不要となるため、サーマルヘ
ッドの構成及び製造プロセスを大幅に簡素化することが
できる。
パターンによって行われるので従来の様なアセンブリプ
ロセスが不要となり、A4,8ドツト/Ifilfは3
456本のボンディングが不要となるため、サーマルヘ
ッドの構成及び製造プロセスを大幅に簡素化することが
できる。
本発明の一実施例全第1図及び第2図によって説明する
。第1図に於て、1は発熱抵抗体、2は駆動回路に導ひ
かれる引出し線、3,5は分離ダイオードに導びかれる
引出し線、4は薄膜で形成された分離ダイオードである
。
。第1図に於て、1は発熱抵抗体、2は駆動回路に導ひ
かれる引出し線、3,5は分離ダイオードに導びかれる
引出し線、4は薄膜で形成された分離ダイオードである
。
即ち、個々の抵抗体に対し、膜で形成された分離ダイオ
ード4により個々の抵抗体を流れる電流を分離するもの
である。
ード4により個々の抵抗体を流れる電流を分離するもの
である。
この様な方式により、全てのダイオード形成及び%索子
間の接続は、パターンにより行われるので、従来の様な
アセンブリプロセスは不要に々九A4−8ドツト/露で
は、3456本のボンディングが不要となる。このボン
ディングは、 3 本/secの自動ボンダを用いても
約20分を要するが、膜ダイオードを用いた場合は、ダ
イオードの形成と接続が基板内で% 1分以内でできる
様になる。
間の接続は、パターンにより行われるので、従来の様な
アセンブリプロセスは不要に々九A4−8ドツト/露で
は、3456本のボンディングが不要となる。このボン
ディングは、 3 本/secの自動ボンダを用いても
約20分を要するが、膜ダイオードを用いた場合は、ダ
イオードの形成と接続が基板内で% 1分以内でできる
様になる。
ここでダイオードは、アモルファスシリコン又はポリシ
リコンによるFinダイオードである。
リコンによるFinダイオードである。
その形成は下部電極fcrとし、この上にジボランをド
ゲプしたシラン、次いで、ノンドープのシ2ン、フォス
フインをドープしたシランを逐次堆積してii・構造を
達成し、共通電極としてCrf用いる。
ゲプしたシラン、次いで、ノンドープのシ2ン、フォス
フインをドープしたシランを逐次堆積してii・構造を
達成し、共通電極としてCrf用いる。
この様にして形成され北ダイオードは、少なくとも3桁
の整流比を有し、素子分離には充分である。ま念このよ
うなダイオードは、順方向の抵抗が比較的高く、大電流
金泥すと電圧降下が大きいが、発熱抵抗体として例えば
、BaRuO3などの比抵抗が5000以上のものを使
用すれば上述の如き薄膜fj・ダイオードによ−て実用
上問題なく駆動することができれ。
の整流比を有し、素子分離には充分である。ま念このよ
うなダイオードは、順方向の抵抗が比較的高く、大電流
金泥すと電圧降下が大きいが、発熱抵抗体として例えば
、BaRuO3などの比抵抗が5000以上のものを使
用すれば上述の如き薄膜fj・ダイオードによ−て実用
上問題なく駆動することができれ。
即ちこのような抵抗体を用いてタテ横比が1:2の抵抗
体を形成すると2−3にΩの抵抗値となる。
体を形成すると2−3にΩの抵抗値となる。
これklOmsec/Lineで駆動し、保護膜として
At203を用いると、投入パワー0.08w/dot
で発色する。この条件では印加電圧16Vで3 m A
流せば良く、ダイオードに於ける許容電圧ドロップを2
vとすれば3mA程度の電流が流せる。この時の素子寸
法は100μX100μで厚さが5μ程度であり、実用
的である。
At203を用いると、投入パワー0.08w/dot
で発色する。この条件では印加電圧16Vで3 m A
流せば良く、ダイオードに於ける許容電圧ドロップを2
vとすれば3mA程度の電流が流せる。この時の素子寸
法は100μX100μで厚さが5μ程度であり、実用
的である。
一方、逆バイアス状態では抵抗値は100程度であり1
4Vや電圧はほぼ素子にかかるが、1層のブレークダウ
ン電圧はほぼ2.5X105V/cmであるため膜厚が
5μあれば十分に余裕がある。
4Vや電圧はほぼ素子にかかるが、1層のブレークダウ
ン電圧はほぼ2.5X105V/cmであるため膜厚が
5μあれば十分に余裕がある。
尚第1図において6〜8は個別リード、9.15は絶縁
膜、10は共通電極、11は個別リードと引出し線とを
接続する念めのスルーホールである。
膜、10は共通電極、11は個別リードと引出し線とを
接続する念めのスルーホールである。
第2図は第1図のA−A線断面図であシ絶縁性基体13
上に発熱抵抗体1と個別リード6.7.8が形成され、
抵抗体1の一端が接続されて形成されf5 Crの下部
電極(引出し線)の上に7モル7戸 アスシリコン又はポリシリコンによるPinダイオード
4が形成される。一方、抵抗体1の他端は引出し線2に
よって個別リード8に接続されるが、ここで引出し線2
は本実施例では、Ti、Cr、V。
上に発熱抵抗体1と個別リード6.7.8が形成され、
抵抗体1の一端が接続されて形成されf5 Crの下部
電極(引出し線)の上に7モル7戸 アスシリコン又はポリシリコンによるPinダイオード
4が形成される。一方、抵抗体1の他端は引出し線2に
よって個別リード8に接続されるが、ここで引出し線2
は本実施例では、Ti、Cr、V。
Ni、Wなどの下層2−1とAt、Cu、Au、At等
の上層2−2の2層構造としている。尚12は第1図で
は省略されているが保護膜である。
の上層2−2の2層構造としている。尚12は第1図で
は省略されているが保護膜である。
このように第1図、第2図に示し念ものは1発熱抵抗体
群が数個のブロックに分割されており。
群が数個のブロックに分割されており。
各抵抗の一端がブロック毎に薄膜ダイオードを介して共
通に接続され、他端はブロックより1本ずつ選び出して
ブロック間を接続している。
通に接続され、他端はブロックより1本ずつ選び出して
ブロック間を接続している。
第3図及び第4図は本発明の他の一実施例を示す。尚第
4図は@3図のB−B線断面図である。
4図は@3図のB−B線断面図である。
また第1図、第2図と同一部品は同一符号で示されてい
る。第3図、第4図のものは、発熱抵抗体群が数個のブ
ロックに分割されてお9.各抵抗体の一端がブロック毎
に共通に接続され、他端がダイオードを介してブロック
よフ1本ずつ選び出されてブロック間を接続するよう構
成されている。
る。第3図、第4図のものは、発熱抵抗体群が数個のブ
ロックに分割されてお9.各抵抗体の一端がブロック毎
に共通に接続され、他端がダイオードを介してブロック
よフ1本ずつ選び出されてブロック間を接続するよう構
成されている。
@1図及び第2図は本発明の一実施例を示す図。
第3図及び第4図は本発明の他の一実施例を示す図、第
5図、及び第6図は従来例を説明するための図である。 1・・・発熱抵抗体 2・・・駆動回路に導ひかれる引
出し線3、.5−・・膜ダイオードに導びかれる引出し
線 4・・・膜ダイオード針4・・・個別リード 9,
15・・・絶縁膜 10・・・共通電極11・・・スル
ーホール 12・・・保護膜 13・・・絶縁性基体代
理人 弁理士 則近憲佑(はカリ名)第 1 図 第2図 第 8 図
5図、及び第6図は従来例を説明するための図である。 1・・・発熱抵抗体 2・・・駆動回路に導ひかれる引
出し線3、.5−・・膜ダイオードに導びかれる引出し
線 4・・・膜ダイオード針4・・・個別リード 9,
15・・・絶縁膜 10・・・共通電極11・・・スル
ーホール 12・・・保護膜 13・・・絶縁性基体代
理人 弁理士 則近憲佑(はカリ名)第 1 図 第2図 第 8 図
Claims (4)
- (1)アモルファスシリコン又はポリシリコンの膜によ
り、pinダイオーを形成し、このダイオードを発熱抵
抗体1ケに対して1ケ接続して、絶縁性基体上に形成し
た事を特徴とするサーマルヘッド。 - (2)発熱抵抗体1ケの抵抗値が500Ω以上である事
を特徴とする特許請求の範囲第1項記載のサーマルヘッ
ド。 - (3)発熱抵抗体群は、複数個のブロックに分割されて
おり、各抵抗体の一端はブロック毎に前記ダイオードを
介して共通に接続され、他端は、ブロックより1本ずつ
選び出して、ブロック間を接続している事を特徴とする
特許請求の範囲第1項記載のサーマルヘッド。 - (4)発熱抵抗体群は、複数個のブロックに分割されて
おり、各抵抗体の一端はブロック毎に共通に接続され、
他端は前記ダイオードを介してブロックより1本ずつ選
び出して、ブロック間を接続している事を特徴とする特
許請求の範囲第1項記載のサーマルヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60052194A JPS61211057A (ja) | 1985-03-18 | 1985-03-18 | サ−マルヘツド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60052194A JPS61211057A (ja) | 1985-03-18 | 1985-03-18 | サ−マルヘツド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61211057A true JPS61211057A (ja) | 1986-09-19 |
Family
ID=12907981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60052194A Pending JPS61211057A (ja) | 1985-03-18 | 1985-03-18 | サ−マルヘツド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61211057A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6449662A (en) * | 1987-08-20 | 1989-02-27 | Canon Kk | Hybrid substrate |
US5023627A (en) * | 1988-11-29 | 1991-06-11 | Fuji Xerox Co., Ltd. | Printing head |
-
1985
- 1985-03-18 JP JP60052194A patent/JPS61211057A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6449662A (en) * | 1987-08-20 | 1989-02-27 | Canon Kk | Hybrid substrate |
US5023627A (en) * | 1988-11-29 | 1991-06-11 | Fuji Xerox Co., Ltd. | Printing head |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3634929A (en) | Method of manufacturing semiconductor integrated circuits | |
JPS5881181A (ja) | 感熱記録ヘツド | |
JPH02235351A (ja) | 半導体チップの組立体 | |
JPS61211057A (ja) | サ−マルヘツド | |
US5097271A (en) | High resolution thermal printing device | |
JPS6221559A (ja) | サ−マルヘツド | |
JPS5851831B2 (ja) | サ−マルヘッド装置 | |
US4935637A (en) | Linear element array with wire bonding arrangement | |
JPS5851830B2 (ja) | サ−マルヘツド | |
JPS61104868A (ja) | 感熱記録ヘツド | |
JPS62211157A (ja) | 高密度ic搭載形サ−マルヘツド | |
JPS61219666A (ja) | サ−マルヘツド | |
JPH0694216B2 (ja) | 光プリントヘツド | |
JP2944295B2 (ja) | 半導体集積回路装置 | |
JP3128324B2 (ja) | 半導体用セラミックス多層パッケージ | |
JPS61104871A (ja) | サ−マルプリンテイングヘツド | |
JPS5845974A (ja) | サ−マルヘツド | |
JP2775779B2 (ja) | サーマルヘッドおよびその製造方法 | |
JPS6127266A (ja) | サ−マルプリンテイングヘツド | |
JPS61104870A (ja) | サ−マルプリンテイングヘツド | |
JPS62246745A (ja) | サ−マルヘツド | |
JPS5812343A (ja) | 半導体装置 | |
JP2001180037A (ja) | 発光素子アレイとその製造方法 | |
JPS6166663A (ja) | プリンタ | |
JPS61173959A (ja) | 回路基板 |