JPS61208537A - 表示メモリデ−タ転送装置 - Google Patents

表示メモリデ−タ転送装置

Info

Publication number
JPS61208537A
JPS61208537A JP5003285A JP5003285A JPS61208537A JP S61208537 A JPS61208537 A JP S61208537A JP 5003285 A JP5003285 A JP 5003285A JP 5003285 A JP5003285 A JP 5003285A JP S61208537 A JPS61208537 A JP S61208537A
Authority
JP
Japan
Prior art keywords
register
memory
data
display memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5003285A
Other languages
English (en)
Inventor
Masaaki Kobayashi
正明 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5003285A priority Critical patent/JPS61208537A/ja
Publication of JPS61208537A publication Critical patent/JPS61208537A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示メモリ内の任意のカラーデータ領域を高
速にメモリへ転送することにより表示データの高速退避
を行なう、またはメモリより高速に表示メモリへ転送す
ることにより表示データの高速復元を行なう表示メモリ
データ転送装置に関するものである。
従来の技術 第5図は従来の計算機装置の表示機能関係の構成を示す
ものであり、1はCPU、2はメモリ、3は表示データ
全格納する複数のカラープレーンより構成される表示メ
モリである。4は表示メモリ3へのデータの書き込み、
読みだし、ビットシフト、ビットマスク、プレーン切り
替え処理を行3 ′・− なう表示メモリ制御装置、5は表示メモリ3より映像信
号を作成するビデオインターフェース、6は表示メモリ
3の内容をイメージに構成するCRT制御装置、アはC
RTである。
以上のように構成された従来の計算機装置において、表
示メモリ3からのデータの転送にろいてその動作全説明
する。
一データの転送において、先ずCPU1は転送するデー
タが存在するアドレス全計算し、表示メモリ制御装置4
を用いて表示メモリ3から計算されたアドレスの内容(
データ)を取り出し、格納先のアドレスを割算後そのア
ドレスデータを格納する。
この処理を、表示メモリ3を構成するカラープレーンの
数だけ繰り返しおこなう。
発明が解決しようとする問題点 しかしながら」二記のような構成では、領域全構成する
ような大量のデータを転送する場合、例えば第6図のa
に示すウィンドウ18の表示上にウィンドウl19i表
示するときや、第6図のbに示すウィンドウ10の表示
上にメニュー11を表示するときに、ウィンドウ18や
メニュー11の下になる領域のデータを表示メモリ3か
らメモリ2へ高速に転送したり(データの退避)、ウィ
ンドウI19やメニュー11の表示が終了した後、表示
を復元するためメモリ2から表示メモリ3ヘデータ全転
送する場合、CPU1が、−データ全表示メモリ3から
メモリ2、捷たはメモリ2から表示メモリ3へ転送する
ごとに、転送元アドレスと転送先アドレスの計算を行な
うため、転送に時間がかかり、メニューの表示やウィン
ドウの変更に即応性が無く、処理プログラムが複雑化し
かつプログラムサイズの増加という問題点を有していた
本発明はかかる点に鑑み、表示メモリからメモリまたは
メモリから表示メモリへ領域全構成する大量のカラーデ
ータ全高速に転送する表示メモリデータ転送装置を提供
することを目的とする。
問題点を解決するための手段 本発明は、表示メモリからメモリまたはメモリから表示
メモリへデータを転送するデータ転送装5′・− 置と、転送すべき領域の先頭アドレス全記憶する送り元
レジスタと、データが転送される領域の先頭アドレス全
記憶する送り先レジスタと、表示メモリ内の矩形領域の
縦巾と横巾を記憶する横巾レジスタと縦巾レジスタと、
データの転送モードを記憶するモードレジスタと、表示
メモリ全構成するカラープレーン数を記憶するプレーン
レジスタと、前記データ転送装置、送り元レジスタ、送
り先レジスタ、横巾レジスタ、縦巾レジスタ、モードレ
ジスタ、プレーンレジスタを制御する制御装置を備えた
表示メモリデータ転送装置である。
作  用 本発明は前記した構成により、モードレジスタ。
送り元レジスタ、送り先レジスタ、横巾レジスタ。
縦巾レジスタ、プレーンレジスタに転送のだめの値が設
定されている状態でデータ転送命令が制御装置に送られ
ると、制御装置はプレーンレジスタの内容を用いて表示
メモリ構成するプレーンを制御しながら、データ転送装
置に転送指令を送り、表示メモリからメモリへまたはメ
モリから表示メ6ペー/′ モリへ高速にデータを転送する。
実施例 第1図は、本発明の一実施例における表示メモリデータ
転送装置の構成を示すものである。第1図において、1
2は複数のプレーンから構成される表示メモリ、13は
メモリ、14は表示メモリ12からメモリ13またはメ
モリ13から表示メモリ12への転送のモードを示すモ
ードレジスタ、16は転送すべき領域の先頭アドレスを
格納する送り元レジスタ、16は転送先のアドレスを格
納する送り先レジスタ、17は表示メモリ12内の矩形
領域の横巾全記憶する横巾レジスタ、18は表示メモリ
12内の矩形領域の縦巾全記憶する縦巾レジスタ、19
は表示メモリ12を構成するプレーン数を記憶するプレ
ーンレジスタ、20は送り元レジスタ16.送り先レジ
スタ16.横中レジスタ17.縦巾レジスタ18.ブレ
ーンレジスタ19を用いてデータを転送するデータ転送
装置、21は表示メモリ12より映像信号を作成するビ
デオインターフェース、22はCRT、23は表7−・ 示メモリ12ヘデータの書き込み、読みだし、プレーン
切り替え等を行なう表示メモリ制御装置、24はモード
レジスタ14.送1cレジスタ16゜送り先レジスタ1
6.横巾レジスタ17.縦巾レジスタ18.プレーンレ
ジスタ19.データ転送装置20を制御する制御装置で
ある。
以上のように構成された本実施例の表示メモリデータ転
送装置について、以下その動作について説明する。
まず表示メモリ12の空間は、第2図に示すように2次
元の空間を、横にMデータ数持つ連続メモリ領域iN行
繰り返す事により表現しているものとし、転送する領域
は25で示すように、この領域内のm x nの領域と
する。
最初に、表示メモリ12からメモリ13へのデータの転
送について第3図のフローチャートを用いて説明する。
本実施例では、データ転送作業を始める以前に、転送す
べき先頭アドレスを示す送り元レジスタ15、送り先を
示す送り先レジスタ16、転送領域の横巾、縦巾を示す
横巾レジスタ17、縦巾レジスタ18、転送モードを示
すモードレジスタ14がすべてセットされているものと
する。
第3図の26において、データ転送命令が制御装置24
へ送られると、制御装置24はモードレジスタ14の内
容が表示メモリ12からメモ1月3への転送の場合、送
り元レジスタ16.送り先レジスタ16.横巾レジスタ
17.縦巾レジスタ18゜プレーンレジスタ19の値よ
り構成されるヘッダーをメモリ13上に作成する。
次に27において制御装置24は、プレーンレジスタ1
9の内容を0と比較し、0ならばこの転送処理全終了す
る。
28において制御装置24は、データ転送装置2oにモ
ードレジスタ14に格納されている転送モード全設定し
、転送すべきデータがあるプレーン番号を指令する。
29において制御装置24は、データ転送装置2oにデ
ータ転送の指令を出す。
データ転送装置20は制御装置24よりの指令9′\゛
−・ に従って、送り元レジスタ16に格納された転送領域の
先頭アドレスより送り先レジスタ16の示すメモリ13
のアドレスへ横巾レジスタ17と縦巾レジスタ18が示
す矩形領域のデータを転送する。
データの転送後、送り先レジスタ16の内容に転送した
データのサイズを加算し格納する。
3oにおいて制御装置24は、プレーンレジスタ19の
内容から1引きこの値を格納する。そして27へ処理を
移す0 上記のように処理が行なわれ、プレーンレジスタ19の
内容が0の時点で表示メモリ12内の矩形領域データが
メモリ13へすべて転送される。
次に、メモリ13から表示メモリ12へのデータの転送
について第4図のフローチャートラ用いて説明する。
この場合はデータ転送作業を始める以前に、メモリ13
内の転送すべきデータの先頭にあるヘッダーの内容を用
いて、転送すべき先頭アドレスを示す送り元レジスタ1
6、送り先を示す送り先し10ベージ ジスタ16、転送領域の横巾、縦巾を示す横巾レジスタ
17.縦巾レジスタ18、そして転送モードを示すモー
ドレジスタ14がすべてセットされているものとする。
第4図の31において、データ転送命令が制御装置24
へ送られると、制御装置24はモードレジスタ14の内
容がメモリ13から表示メモリ12へのデータ転送の場
合、まずプレーンレジスタ19の内容toと比較し、0
ならばこの転送処理を終了する0 32において制御装置24は、データ転送装置20にモ
ードレジスタ14に格納されている転送モードを設定し
、転送すべきデータがあるプレーン番号を指令する。
33において制御装置24は、データ転送装置2oにデ
ータ転送の指令を出す。
データ転送装置20は制御装置24よりの指令に従って
、送り元レジスタ16に格納されたメモリ13の転送領
域の先頭アドレスより、送り先レジスタ16の示す表示
メモリ12のアドレスへ横11”−’ 巾レジスタ17と縦巾レジスタ18が示す矩形領域にデ
ータ全転送する。
データの転送後、送り元レジスタ16の内容に転送した
データのサイズを加算することにより次にデータを取り
出すアドレスを計算し格納する。
34において制御装置24は、プレーンレジスタ19の
内容から1引きこの値を格納する。そして31へ処理を
移す。
上記のように処理が行なわれ、プレーンレジスタ19の
内容が0の時点でメモリ13内の退避データが表示メモ
リ12の矩形領域へすべて転送される。
以上のように、本実施例によれば、表示メモリからメモ
リまたはメモリから表示メモリへの転送のモードを示す
モードレジスタ、表示メモリ内の転送すべき矩形領域の
先頭アドレスを格納する送り元レジスタ、転送先のアド
レスを格納する送り先レジスタ、表示メモリ内の転送す
べき矩形領域の横巾を記憶する横巾記憶レジスタ、表示
メモリ内の転送すべき矩形領域の縦巾を記憶する縦巾レ
ジスタ、表示メモリを構成するプレーン数全記憶するプ
レーンレジスタ、送り元レジスタ、送り先レジスタ、横
巾レジスタ、縦巾レジスタ、フ“レーンレジスタを用い
てデータを転送するデータ転送装置、モードレジスタ、
送9元レジスタ、送り先レジスタ、横巾レジスタ、縦巾
レジスタ、プレーンレジスタ、データ転送装置を制御す
る制御装置を設けることにより、表示メモリからメモリ
またはメモリから表示メモリへ大量のデータを高速に転
送することができ、メニュー表示やウィンドウの変更を
高速に行なうことができる。
発明の詳細 な説明したように、本発明によれば表示メモリからメモ
リまたはメモリから表示メモリへ、大量の表示データ(
カラーデータ)を高速に転送することができるため、メ
ニューの表示やウィンドウの変更などの処理に即応性が
あり、また命令するだけでデータを転送することができ
るため処理プログラムが簡単になり、プログラムサイズ
も減らすことができ、その実用的効果は大きい。
【図面の簡単な説明】
第1図は本発明における一実施例の表示メモリ転送装置
の構成図、第2図は同実施例の表示メモリの構成図、第
3図は同実施例の表示メモリからメモリへのデータ転送
時の動作を示すフローチャート、第4図は同実施例のメ
モリから表示メモリへのデータ転送時の動作を示すフロ
ーチャート、第6図は従来の計算機装置の構成図、第6
図はウィンドウ変更やメニュー表、示の例を示Iす図で
ある0 1・・・・・・CPU、2・・・・・・メモリ、3・・
・・・・表示メモリ、4・・・・・表示メモリ制御装置
、6・・・・・・ビデオインターフェース、6・・・・
・CRTC17・・・・・・CRT。 12・・・・・・表示メモリ、13・・・・・・メモリ
、14・・・・・・モードレジスタ、15・・・・・・
送F)元v)スp、 1e・・・・・送り先レジスタ、
17・・・・・・横巾レジスタ、18・・・・・・縦巾
レジスタ、19・・・・・・プレーンレジスタタ、2o
・・・・・データ転送装置、21・・・・・・ビデオイ
ンターフェース、22・・・・・・CRT、23・・・
・・・表示メモリ制御装置、24・・・・・・制御装置
。 第4図 第5図

Claims (1)

    【特許請求の範囲】
  1. 複数のカラープレーンより構成される表示メモリの、任
    意のプレーンの指定されたアドレスを先頭とし指定され
    たサイズの矩形領域データを指定されたアドレスを先頭
    とするメモリ領域へ転送、または指定されたアドレスを
    先頭とするメモリの領域データを任意のプレーンの指定
    されたアドレスを先頭し指定されたサイズの矩形領域へ
    転送するデータ転送装置と、転送すべき領域の先頭アド
    レスを記憶する送り元レジスタと、データが転送される
    領域の先頭アドレスを記憶する送り先レジスタと、表示
    メモリ内の転送すべき矩形領域の縦方向と横方向のサイ
    ズを記憶する縦巾レジスタと横巾レジスタと、表示メモ
    リからメモリへの転送またはメモリから表示メモリへの
    転送等のデータの転送のモードを記憶するモードレジス
    タと、表示メモリを構成するカラープレーン数を記憶す
    るプレーンレジスタと、前記データ転送装置、送り元レ
    ジスタ、送り先レジスタ、横巾レジスタ、縦巾レジスタ
    、モードレジスタ、プレーンレジスタを制御する制御装
    置を備えたことを特徴とする表示メモリデータ転送装置
JP5003285A 1985-03-13 1985-03-13 表示メモリデ−タ転送装置 Pending JPS61208537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5003285A JPS61208537A (ja) 1985-03-13 1985-03-13 表示メモリデ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5003285A JPS61208537A (ja) 1985-03-13 1985-03-13 表示メモリデ−タ転送装置

Publications (1)

Publication Number Publication Date
JPS61208537A true JPS61208537A (ja) 1986-09-16

Family

ID=12847653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5003285A Pending JPS61208537A (ja) 1985-03-13 1985-03-13 表示メモリデ−タ転送装置

Country Status (1)

Country Link
JP (1) JPS61208537A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH032942A (ja) * 1989-05-30 1991-01-09 Fujitsu Ltd 画像メモリのアドレッシング回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH032942A (ja) * 1989-05-30 1991-01-09 Fujitsu Ltd 画像メモリのアドレッシング回路

Similar Documents

Publication Publication Date Title
US4959803A (en) Display control system
JPH0347514B2 (ja)
JPH0325792B2 (ja)
JPS61208537A (ja) 表示メモリデ−タ転送装置
JPS6267632A (ja) コンピュータ表示装置
JPS62278683A (ja) 複数ウインドウ画面表示制御方式
JPS6033591A (ja) 図形の部分拡大表示方式
JPH02310592A (ja) 画面スクロール制御方式
JPS63835B2 (ja)
JP4123651B2 (ja) 画像描画システム及び画像描画システムの制御方法
JP2541612B2 (ja) マルチウィンドウ表示装置
JPS6385924A (ja) 表示制御方式
JPH03196189A (ja) 画像信号処理装置
JPS63673A (ja) イメ−ジ処理システム
JPH0496187A (ja) 画像処理装置
JPH04188319A (ja) ディスプレイ表示位置変更方式
JPS63204294A (ja) 画面分割表示方法
JPH0329994A (ja) 画像表示方法
JPS644192B2 (ja)
JPH01155429A (ja) マルチウィンドウ表示方式
JPH0667836A (ja) 指定エリア掲示機能を有する表示装置
JPH0635426A (ja) 画像表示制御装置
JPH1011047A (ja) 画像表示制御装置
JPS63106803A (ja) プログラミング装置の画面処理方式
JPS60214387A (ja) スクロ−ル画像の画面管理方式