JPS63204294A - 画面分割表示方法 - Google Patents
画面分割表示方法Info
- Publication number
- JPS63204294A JPS63204294A JP62036942A JP3694287A JPS63204294A JP S63204294 A JPS63204294 A JP S63204294A JP 62036942 A JP62036942 A JP 62036942A JP 3694287 A JP3694287 A JP 3694287A JP S63204294 A JPS63204294 A JP S63204294A
- Authority
- JP
- Japan
- Prior art keywords
- display
- screen
- memory
- area
- split
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001874 trioxidanyl group Chemical group [*]OOO[H] 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明はパーソナル・コンピュータ等に備えられてい
るCRTコントローラにて画面を分割制御する画面分割
表示方法の改良に関するものである。
るCRTコントローラにて画面を分割制御する画面分割
表示方法の改良に関するものである。
[従 来 例]
従来、この種の表示方法を採っているコンピュータ等に
は、例えば第2図に示すようなハードウェア構成の回路
が設けられている。図において、メモリ(RAM)1に
は所定領域の表示メモリ(第3図参照)7が設けられて
おり、この表示メモリ7に記憶されている画面分割の表
示データはCRTコントローラ2からの表示アドレス信
号により読み出される。このメモリ1およびCRTコン
トローラ2等はCPU3とシステムバス4にて接続され
ている。システムバス4は表示データを転送するための
データライン、メモリ1のアドレス指定のためのアドレ
スライン、メモリ制御ラインからなっている。この表示
アドレス信号によりメモリ1から読み出された表示デー
タがCRTコントローラ2に入力されると、CRTコン
トローラ2はディスプレイ回路5を介してその表示デー
タに応じた画面をディスプレイ装置の表示画面6に表示
をすることになる。
は、例えば第2図に示すようなハードウェア構成の回路
が設けられている。図において、メモリ(RAM)1に
は所定領域の表示メモリ(第3図参照)7が設けられて
おり、この表示メモリ7に記憶されている画面分割の表
示データはCRTコントローラ2からの表示アドレス信
号により読み出される。このメモリ1およびCRTコン
トローラ2等はCPU3とシステムバス4にて接続され
ている。システムバス4は表示データを転送するための
データライン、メモリ1のアドレス指定のためのアドレ
スライン、メモリ制御ラインからなっている。この表示
アドレス信号によりメモリ1から読み出された表示デー
タがCRTコントローラ2に入力されると、CRTコン
トローラ2はディスプレイ回路5を介してその表示デー
タに応じた画面をディスプレイ装置の表示画面6に表示
をすることになる。
このディスプレイ装置の表示画面6は24行表示が一般
的であるが、近年25行、26行表示と増加する傾向に
あり、画面表示に余裕が生じ、表示画面6の分割表示を
より利用できるようになった。そして、この表示画面6
をm行、n行分割する場合、このm行分およびn行分の
表示データは第3図に示すように表示メモリ7の所定領
域、例えば開始アドレス(AOOOH)、(A800H
)の2にバイトにそれぞれ記憶される。この表示画面6
のm行分をスクロール表示し、n行分を非スクロール表
示とする場合、まずCRTコントローラ2からは(AO
OOH)、(AOOIH)、・・・の2にバイトのアド
レス信号が出力された後、続いて(A800H)、(A
801H)、・・・の2にバイトのアドレス信号が出力
される。そして、m行分の画面を1行スクロールアップ
表示する場合、表示メモリ7の表示データの書き換えが
なされる。
的であるが、近年25行、26行表示と増加する傾向に
あり、画面表示に余裕が生じ、表示画面6の分割表示を
より利用できるようになった。そして、この表示画面6
をm行、n行分割する場合、このm行分およびn行分の
表示データは第3図に示すように表示メモリ7の所定領
域、例えば開始アドレス(AOOOH)、(A800H
)の2にバイトにそれぞれ記憶される。この表示画面6
のm行分をスクロール表示し、n行分を非スクロール表
示とする場合、まずCRTコントローラ2からは(AO
OOH)、(AOOIH)、・・・の2にバイトのアド
レス信号が出力された後、続いて(A800H)、(A
801H)、・・・の2にバイトのアドレス信号が出力
される。そして、m行分の画面を1行スクロールアップ
表示する場合、表示メモリ7の表示データの書き換えが
なされる。
即ち、表示メモリ7に記憶されている表示データは1行
分(この場合、80バイト分)繰り上げられる。そして
、CRTコントローラ2から再び(AOOOH)、(A
OOIH)、・・・の2にバイトのアドレス信号が出力
される。これにより、表示画面6のm行は前の表示にお
ける画面の1行目が消え、前の2行目にあたる画面が1
行目に移行して画面が1行スクロールアップすることに
なる。
分(この場合、80バイト分)繰り上げられる。そして
、CRTコントローラ2から再び(AOOOH)、(A
OOIH)、・・・の2にバイトのアドレス信号が出力
される。これにより、表示画面6のm行は前の表示にお
ける画面の1行目が消え、前の2行目にあたる画面が1
行目に移行して画面が1行スクロールアップすることに
なる。
この1行スクロールアップ毎に、非スクロール表示のn
行分の表示データをスクロールアップしない元の位置に
戻す処理が必要である。これは、CPU3にて表示メモ
リ7に記憶されているn行分の表示データの書き換え操
作によってなされる。
行分の表示データをスクロールアップしない元の位置に
戻す処理が必要である。これは、CPU3にて表示メモ
リ7に記憶されているn行分の表示データの書き換え操
作によってなされる。
[発明が解決しようとする問題点]
しかしながら、上記表示方法における表示データの書き
換え操作はCPU3の実行時間を表示処理に費やしてし
まうという問題点があった。特に、その書き換え操作は
非スクロール表示の行数が多くなると、その行数に比例
して倍増するという問題点があった。
換え操作はCPU3の実行時間を表示処理に費やしてし
まうという問題点があった。特に、その書き換え操作は
非スクロール表示の行数が多くなると、その行数に比例
して倍増するという問題点があった。
この発明は上記問題点に鑑みなされたものであり、その
目的は分割画面の非スクロールの行数にかかわらず、分
割画面をスクロール表示している場合のCPUにおける
表示処理に費やす時間を増加させることのない画面分割
表示方法を提供することにある。
目的は分割画面の非スクロールの行数にかかわらず、分
割画面をスクロール表示している場合のCPUにおける
表示処理に費やす時間を増加させることのない画面分割
表示方法を提供することにある。
[問題点を解決するための手段]
上記目的を達成するために、この発明はメモリの所定領
域に記憶された表示データに応じた画面をCRTコント
ローラにて複数に分割表示すると共に、該分割した画面
のうち少なくとも1つをスクロール表示する際の画面分
割表示方法において、前記スクロール表示のための表示
データと非スクロール表示のための表示データとを前記
メモリのそれぞれ離れた少なくとも2つの第1および第
2の領域に記憶し、前記領域のメモリのアドレスを指定
する際、該アドレス指定を前記スクロール表示のための
表示データが記憶されている第1の領域から第2の領域
に前記アドレス指定を切り換えるようにしたものである
。
域に記憶された表示データに応じた画面をCRTコント
ローラにて複数に分割表示すると共に、該分割した画面
のうち少なくとも1つをスクロール表示する際の画面分
割表示方法において、前記スクロール表示のための表示
データと非スクロール表示のための表示データとを前記
メモリのそれぞれ離れた少なくとも2つの第1および第
2の領域に記憶し、前記領域のメモリのアドレスを指定
する際、該アドレス指定を前記スクロール表示のための
表示データが記憶されている第1の領域から第2の領域
に前記アドレス指定を切り換えるようにしたものである
。
[実 施 例]
以下、この発明の実施例を第1図に基づいて説明する。
なお、図中、第3図と同一部分には同一符号を付し重複
説明を省略する。
説明を省略する。
図において、表示画面6を分割するm行(スクロール表
示)、n行(非スクロール表示)の表示データは、表示
メモリ10の所定領域例えば(AoooH)−(A7F
FH)のm持分領域10aと、(EOOOH) 〜(E
7FFH)の1行分領域10bとにそれぞれ記憶される
。即ち、分割画面の表示データはCPU3 (第2図参
照)にてそれぞれ表示メモリ10内で例えば14にバイ
ト離れた2にバイトの領域に記憶される。また、表示画
面6の分割位置に応じて、CPU3にて分割画面の行数
が決定され、CPU3にてCRTコントローラ2から出
力されるm行分の表示アドレス信号から(EOOOH)
への表示アドレス信号の切り換え制御がなされる。これ
は、CRTコントローラ2からの表示アドレス信号をカ
ウントし、このカウント値がそのm行分に相当した値と
なったときにCRTコントローラ2を制御することにな
る。
示)、n行(非スクロール表示)の表示データは、表示
メモリ10の所定領域例えば(AoooH)−(A7F
FH)のm持分領域10aと、(EOOOH) 〜(E
7FFH)の1行分領域10bとにそれぞれ記憶される
。即ち、分割画面の表示データはCPU3 (第2図参
照)にてそれぞれ表示メモリ10内で例えば14にバイ
ト離れた2にバイトの領域に記憶される。また、表示画
面6の分割位置に応じて、CPU3にて分割画面の行数
が決定され、CPU3にてCRTコントローラ2から出
力されるm行分の表示アドレス信号から(EOOOH)
への表示アドレス信号の切り換え制御がなされる。これ
は、CRTコントローラ2からの表示アドレス信号をカ
ウントし、このカウント値がそのm行分に相当した値と
なったときにCRTコントローラ2を制御することにな
る。
次に、上記構成に基づいて分割した画面のうち一方の画
面をスクロール表示とし、他方の画面を非スクロール表
示とする画面分割表示方法について説明する。
面をスクロール表示とし、他方の画面を非スクロール表
示とする画面分割表示方法について説明する。
まず、CPU3 (第2図参照)の制御によって表示メ
モリ10のm持分領域10a、1行分領域10bに所定
画面表示データが記憶された後、例えばm行分をスクロ
ール表示し、n行分を非スクロール表示しようとすると
、CRTコントローラ2からの表示アドレス信号(AO
OOH)、・・・によりm持分領域10aに記憶されて
いる表示データが読み出され、この表示データがCRT
コントローラ2に入力される。このとき、CRTコント
ローラ2からの表示アドレス信号(AOOOH)、(A
OOIH)、・・・の数がm行に相当する値になると、
CRTコントローラ2からの表示アドレス信号は1行分
領域10bのアドレス(E OOOH)、(EOOIH
)、・・・に切り換えられる。即ち、CRTコントロー
ラ2からの表示アドレス信号はm持分領域10aの最後
を指定した後、1行分領域10bの最初の指定に切り換
えられる。つまり、表示アドレス信号による表示メモリ
10のアドレス指定は14にバイト分飛ぶことになる。
モリ10のm持分領域10a、1行分領域10bに所定
画面表示データが記憶された後、例えばm行分をスクロ
ール表示し、n行分を非スクロール表示しようとすると
、CRTコントローラ2からの表示アドレス信号(AO
OOH)、・・・によりm持分領域10aに記憶されて
いる表示データが読み出され、この表示データがCRT
コントローラ2に入力される。このとき、CRTコント
ローラ2からの表示アドレス信号(AOOOH)、(A
OOIH)、・・・の数がm行に相当する値になると、
CRTコントローラ2からの表示アドレス信号は1行分
領域10bのアドレス(E OOOH)、(EOOIH
)、・・・に切り換えられる。即ち、CRTコントロー
ラ2からの表示アドレス信号はm持分領域10aの最後
を指定した後、1行分領域10bの最初の指定に切り換
えられる。つまり、表示アドレス信号による表示メモリ
10のアドレス指定は14にバイト分飛ぶことになる。
このように、読み出された表示データに基づきCRTコ
ントローラ2にて表示画面6にm行、n行の分割表示が
なされる。続いて、表示画面6のm行をスクロール表示
するために、m持分領域10aの表示データが書き換え
られる。CRTコントローラ2から再び開始表示アドレ
ス信号(AOOOH)。
ントローラ2にて表示画面6にm行、n行の分割表示が
なされる。続いて、表示画面6のm行をスクロール表示
するために、m持分領域10aの表示データが書き換え
られる。CRTコントローラ2から再び開始表示アドレ
ス信号(AOOOH)。
(AOOIH)、・・・が出力されると、その前に(A
O50H)、(AO51H)、・・・のアドレスに記憶
されていた表示データが読み出され、この読み出された
表示データにより表示画面6のm行画面は1行スクロー
ルアップすることになる。その後、その表示アドレス信
号は略14にバイト離れた1行分領域10bの開始(E
OOOH)に切り換えられ、CRTコントローラ2か
らは上記同様の表示アドレス信号が出力される。したが
って、非スクロール表示の1行分領域10bの表示デー
タを表示メモリ10の他の領域に書き換える操作が不要
となる。
O50H)、(AO51H)、・・・のアドレスに記憶
されていた表示データが読み出され、この読み出された
表示データにより表示画面6のm行画面は1行スクロー
ルアップすることになる。その後、その表示アドレス信
号は略14にバイト離れた1行分領域10bの開始(E
OOOH)に切り換えられ、CRTコントローラ2か
らは上記同様の表示アドレス信号が出力される。したが
って、非スクロール表示の1行分領域10bの表示デー
タを表示メモリ10の他の領域に書き換える操作が不要
となる。
また、表示アドレス信号の切り換えは、CRTコントロ
ーラ2から出力される表示アドレス信号が上記m行の最
後の表示データを読み出すものであるとき、それ以降の
表示アドレス信号の特定ビットを操作することにより(
、EOOOH)以下のメモリの1行分領域10bを指定
するようにしてもよい。即ち、CPU3にてm持分領域
10aの最後を指定する表示アドレス信号の値を予め設
定して置き、このアドレス信号がCRTコントローラ2
から出力されたとき、1行分領域10bの最初を指定す
る表示アドレス信号に切り換える制御をCRTコントロ
ーラ2に指示するようにする。
ーラ2から出力される表示アドレス信号が上記m行の最
後の表示データを読み出すものであるとき、それ以降の
表示アドレス信号の特定ビットを操作することにより(
、EOOOH)以下のメモリの1行分領域10bを指定
するようにしてもよい。即ち、CPU3にてm持分領域
10aの最後を指定する表示アドレス信号の値を予め設
定して置き、このアドレス信号がCRTコントローラ2
から出力されたとき、1行分領域10bの最初を指定す
る表示アドレス信号に切り換える制御をCRTコントロ
ーラ2に指示するようにする。
[発明の効果コ
以上説明したように、この発明によれば表示画面を分割
表示すると共に、分割画面のうち少なくとも1つをスク
ロール表示する場合、他の非スクロール表示画面の表示
データの書き換え操作を省くことができ、その分CPU
は他の処理の実行ができると共に、分割画面の表示処理
速度をアップさせることができる。そして、システム全
体としてはCPUの実行時間が大幅に改善され、各種処
理速度がアップされ、ホスト側に対する端末側のBus
y時間が短縮されるので、スループットを向上させるこ
とができる。
表示すると共に、分割画面のうち少なくとも1つをスク
ロール表示する場合、他の非スクロール表示画面の表示
データの書き換え操作を省くことができ、その分CPU
は他の処理の実行ができると共に、分割画面の表示処理
速度をアップさせることができる。そして、システム全
体としてはCPUの実行時間が大幅に改善され、各種処
理速度がアップされ、ホスト側に対する端末側のBus
y時間が短縮されるので、スループットを向上させるこ
とができる。
第1図はこの発明の一実施例を示す分割画面の表示方法
が適用されるディスプレイ制御回路のブロック図、第2
図は従来のディスプレイ制御回路のブロック図、第3図
は従来の分割画面の表示方法が適用されるディスプレイ
制御回路のブロック図である。 図中、1はメモリ、2はCRTコントローラ、3はCP
U、4はシステムバス、5はディスプレイ回路、6は表
示画面、7,10は表示メモリ、10aは表示メモリ1
0のm行分領域、10bは表示メモリ10のn行分領域
である。
が適用されるディスプレイ制御回路のブロック図、第2
図は従来のディスプレイ制御回路のブロック図、第3図
は従来の分割画面の表示方法が適用されるディスプレイ
制御回路のブロック図である。 図中、1はメモリ、2はCRTコントローラ、3はCP
U、4はシステムバス、5はディスプレイ回路、6は表
示画面、7,10は表示メモリ、10aは表示メモリ1
0のm行分領域、10bは表示メモリ10のn行分領域
である。
Claims (3)
- (1)メモリの所定領域に記憶された表示データに応じ
た画面をCRTコントローラにて複数に分割表示すると
共に、該分割した画面のうち少なくとも1つをスクロー
ル表示する際の画面分割表示方法において、 前記スクロール表示のための表示データと非スクロール
表示のための表示データとを前記メモリのそれぞれ離れ
た少なくとも2つの第1および第2の領域に記憶し、前
記領域のメモリのアドレスを指定する際、該アドレス指
定を前記スクロール表示のための表示データが記憶され
ている第1の領域から第2の領域に前記アドレス指定を
切り換えるようにしたことを特徴とする画面分割表示方
法。 - (2)特許請求の範囲(1)において、前記分割画面を
m行のスクロール表示、n行の非スクロール表示とした
場合、前記メモリのアドレス指定の切り換えは前記m行
のスクロール表示のための表示データを読み出すアドレ
ス信号をカウントし、該カウント値が前記m行に相当す
る値となったときに実行されるようにしたことを特徴と
する画面分割表示方法。 - (3)特許請求の範囲(1)において、前記メモリの第
1および第2の領域のアドレス指定の切り換えは、前記
CRTコントローラから出力されるアドレス信号が該第
1の領域の最後の表示データを指定した際、該第2の領
域の最初の表示データを読み出すアドレス信号が予め前
記メモリに記憶されたデータに基づいて前記CRTコン
トローラから出力するようにしたことを特徴とする画面
分割表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62036942A JPS63204294A (ja) | 1987-02-20 | 1987-02-20 | 画面分割表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62036942A JPS63204294A (ja) | 1987-02-20 | 1987-02-20 | 画面分割表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63204294A true JPS63204294A (ja) | 1988-08-23 |
Family
ID=12483802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62036942A Pending JPS63204294A (ja) | 1987-02-20 | 1987-02-20 | 画面分割表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63204294A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000002189A1 (fr) * | 1998-07-03 | 2000-01-13 | Seiko Epson Corporation | Dispositif semi-conducteur, systeme d'affichage d'images et systeme electronique |
-
1987
- 1987-02-20 JP JP62036942A patent/JPS63204294A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000002189A1 (fr) * | 1998-07-03 | 2000-01-13 | Seiko Epson Corporation | Dispositif semi-conducteur, systeme d'affichage d'images et systeme electronique |
US6486865B1 (en) | 1998-07-03 | 2002-11-26 | Seiko Epson Corporation | Semiconductor device, image display system and electronic system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH056197B2 (ja) | ||
JPS61151592A (ja) | 表示装置 | |
JPS6329290B2 (ja) | ||
JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
US4903013A (en) | Display system for plural display areas on one screen | |
JPS63204294A (ja) | 画面分割表示方法 | |
JPS62145442A (ja) | メモリのアクセス制御装置 | |
JPH02310592A (ja) | 画面スクロール制御方式 | |
JPS6139677B2 (ja) | ||
JPS6095588A (ja) | 表示装置 | |
JPH0413624Y2 (ja) | ||
JPS644187B2 (ja) | ||
JPS5893097A (ja) | 色切換回路 | |
JP2858831B2 (ja) | ビットマップ表示方式 | |
JP3378623B2 (ja) | インジケータ付きの表示法及び表示装置 | |
JPS61219082A (ja) | 表示制御装置 | |
JPH0347516B2 (ja) | ||
JP2535841B2 (ja) | 表示制御装置 | |
JPS6033590A (ja) | 映像アドレス制御装置 | |
JPH0830253A (ja) | 表示装置の制御方法及び表示装置 | |
JPS6364085A (ja) | 表示制御装置 | |
JPS63204293A (ja) | マルチペ−ジの画面表示方法 | |
JPS59152487A (ja) | デイスプレイ装置 | |
JPS63249893A (ja) | 表示装置 | |
JPS60129786A (ja) | 画像メモリ装置 |