JPS61206308A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPS61206308A JPS61206308A JP60048038A JP4803885A JPS61206308A JP S61206308 A JPS61206308 A JP S61206308A JP 60048038 A JP60048038 A JP 60048038A JP 4803885 A JP4803885 A JP 4803885A JP S61206308 A JPS61206308 A JP S61206308A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- mosfet
- channel
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は通信用フェーズロックループＣ以下ＦｕｘＡ
とする】や制御用ＰＬＬに用いらｎる電圧制御発振器（
以下ＶＯＯとする〕に関するものである。
とする】や制御用ＰＬＬに用いらｎる電圧制御発振器（
以下ＶＯＯとする〕に関するものである。
リングカウンタを利用し比電圧制御発振回路に於て、発
振周波敷金可能な限り高い周波数まで発振させる為に、
リングカウンタ１段を構成する素子数金少なくする事を
目的とし友。本発明はリングカウンタ１段を構成する素
子上２個とし、１個を駆動用、１個を負荷用と電圧制御
発振器ねることにより実現した。
振周波敷金可能な限り高い周波数まで発振させる為に、
リングカウンタ１段を構成する素子数金少なくする事を
目的とし友。本発明はリングカウンタ１段を構成する素
子上２個とし、１個を駆動用、１個を負荷用と電圧制御
発振器ねることにより実現した。
従来は第２図に示すように通常のＯＭＯ日インバークの
電源側に１個のＭＯ８７ＫＴｔ−直列に接続し、そのＭ
Ｏ８Ｆ１！！Ｔのゲート電圧を制御することによりリン
グカウンタの発振周波数−を制御し１い几。この為伝搬
遅延時間が大きく高周波まで発振しずらかった。
電源側に１個のＭＯ８７ＫＴｔ−直列に接続し、そのＭ
Ｏ８Ｆ１！！Ｔのゲート電圧を制御することによりリン
グカウンタの発振周波数−を制御し１い几。この為伝搬
遅延時間が大きく高周波まで発振しずらかった。
リングカウンタを使つ２ Ｖ ＯＯでは発振周波数範囲
を広くとろうとすると、１段当たりの伝搬遅延時間Ｃ以
下ｔｐｄとする〕を短ａ−くする必要がある。従来のＶ
ＯＯでは第２図に示すように通常のインバータに制御用
の素子を追加してい九為にどうしても直列の素子が８個
は最低必要であり、更に発振出力の動作点を中心電圧に
もってこようとするとインバータの両方の電源Ｉ／ｃ１
個ずつの制御素子が必要になつ尺。この為１段轟たりの
ｔ ｐｄが大きくなり充分に高い周波数までカバーする
ことができなかった。そこで本発明は１段当九りのｔｐ
ｄｔ−少なくすることと、発振出力の中心電圧を一定に
すること金目的にしている。
を広くとろうとすると、１段当たりの伝搬遅延時間Ｃ以
下ｔｐｄとする〕を短ａ−くする必要がある。従来のＶ
ＯＯでは第２図に示すように通常のインバータに制御用
の素子を追加してい九為にどうしても直列の素子が８個
は最低必要であり、更に発振出力の動作点を中心電圧に
もってこようとするとインバータの両方の電源Ｉ／ｃ１
個ずつの制御素子が必要になつ尺。この為１段轟たりの
ｔ ｐｄが大きくなり充分に高い周波数までカバーする
ことができなかった。そこで本発明は１段当九りのｔｐ
ｄｔ−少なくすることと、発振出力の中心電圧を一定に
すること金目的にしている。
〔問題を解決する為の手段〕
１段当九りのｔｐｄｆ短かくする為に第１図に示すよう
にインバータを構成するＭＯ日Ｆ１１ｔＴ′ｔ−２測置
列に使用した。１個のＭＯＳＦ’ｌｌ！Ｔはインバータ
の負荷として機能すると共に、ゲートにかかる電圧を制
御することにより、発振周波数を変えるようにし九。他
方のＭＯ８ＩＰ］ＩｉＴは前段の出力をゲートで受ける
ことにより、インバータの駆動素子としての動作をさせ
ている。駆動用素子と負荷用素子とｔ−直列に接続する
ことにより、インバータを構成するとそのインバータの
出力は駆動用素子のス１ノツショールド電圧に近い電圧
を中心として発振する為に、安定して出力を取り出しや
すくなる。
にインバータを構成するＭＯ日Ｆ１１ｔＴ′ｔ−２測置
列に使用した。１個のＭＯＳＦ’ｌｌ！Ｔはインバータ
の負荷として機能すると共に、ゲートにかかる電圧を制
御することにより、発振周波数を変えるようにし九。他
方のＭＯ８ＩＰ］ＩｉＴは前段の出力をゲートで受ける
ことにより、インバータの駆動素子としての動作をさせ
ている。駆動用素子と負荷用素子とｔ−直列に接続する
ことにより、インバータを構成するとそのインバータの
出力は駆動用素子のス１ノツショールド電圧に近い電圧
を中心として発振する為に、安定して出力を取り出しや
すくなる。
リングカウンタを構成する負荷用素子のノースゲート間
電圧を大きくすると負荷用素子の抵抗が下がり、インバ
ータのｔ ｐｄが小さくなる。その結果発振周波数が高
かくなる。反対にソースゲート間電圧を小さくするとｔ
ｐｄが大きくなり発振周波数は低くなる。このように
して制御電圧で発振周波数が制御できる電圧制御発振器
が構成できる。
電圧を大きくすると負荷用素子の抵抗が下がり、インバ
ータのｔ ｐｄが小さくなる。その結果発振周波数が高
かくなる。反対にソースゲート間電圧を小さくするとｔ
ｐｄが大きくなり発振周波数は低くなる。このように
して制御電圧で発振周波数が制御できる電圧制御発振器
が構成できる。
以下に本発明の実施例を図面く基づいて詳細に説明する
。第１図においてアチャネル負荷素子１とＮチャネル駆
動素子２ｆ：［列に接続してインバータ１６ｔ−構成す
る。同様にインバータ１７．１８＠構成シて８段インバ
ータでリングカウンタを構成する。負荷素子１ 、６
、１１のそｎ（ＪｒＬのゲート４゜９．１４を共通く接
続して制御入力２１とする。インバータ１６の出力３は
インバータ１７の駆動素子７のゲー）１０１Ｃ！！続す
る。同様にインバータ１７の出力８はインバータ１８の
ゲート１５に、インバータ１８の出力１３はインバー／
１６のゲート６に接続さｎてリングカウンタを構成する
。リングカウンタの出力部そｎぞｎのインバータの出力
どｒｔをとっても同じであるが、本実施例ではインバー
タ１８の出力１３をバッファー了ンブ頒で受ける事によ
りバッフ了−アンプ加の出力２２ヲもってｖＣＯの出力
としている。本実施例ではＰチャネルを負荷素子として
いる為に制御人力２１の電圧を下げるとＰチャネル負荷
１ 、６ 、１１の抵抗が下がり各インバータ１６゜１
７ 、１８０ ｔ ｐｄが小さくなり出力ρの周波数は
高くなる。反対に制御入力２１の電圧を上げると負荷素
子１．６ 、１１の抵抗が上がりインバータ１６ 、１
７ 。
。第１図においてアチャネル負荷素子１とＮチャネル駆
動素子２ｆ：［列に接続してインバータ１６ｔ−構成す
る。同様にインバータ１７．１８＠構成シて８段インバ
ータでリングカウンタを構成する。負荷素子１ 、６
、１１のそｎ（ＪｒＬのゲート４゜９．１４を共通く接
続して制御入力２１とする。インバータ１６の出力３は
インバータ１７の駆動素子７のゲー）１０１Ｃ！！続す
る。同様にインバータ１７の出力８はインバータ１８の
ゲート１５に、インバータ１８の出力１３はインバー／
１６のゲート６に接続さｎてリングカウンタを構成する
。リングカウンタの出力部そｎぞｎのインバータの出力
どｒｔをとっても同じであるが、本実施例ではインバー
タ１８の出力１３をバッファー了ンブ頒で受ける事によ
りバッフ了−アンプ加の出力２２ヲもってｖＣＯの出力
としている。本実施例ではＰチャネルを負荷素子として
いる為に制御人力２１の電圧を下げるとＰチャネル負荷
１ 、６ 、１１の抵抗が下がり各インバータ１６゜１
７ 、１８０ ｔ ｐｄが小さくなり出力ρの周波数は
高くなる。反対に制御入力２１の電圧を上げると負荷素
子１．６ 、１１の抵抗が上がりインバータ１６ 、１
７ 。
１８のｔ ｐｄが大きくなることにより出力部の同波数
は低くなる。このように本実施例では各インバータが２
個のＭＯ８？］ｌ１ＴＫより構成さｎている為に吾イン
バータの伝搬遅延時間ｔｐｄｔ−小さくするととができ
るので出力周波数範囲七人きく省がつ高い周波数まで得
ることが可能に表る。
は低くなる。このように本実施例では各インバータが２
個のＭＯ８？］ｌ１ＴＫより構成さｎている為に吾イン
バータの伝搬遅延時間ｔｐｄｔ−小さくするととができ
るので出力周波数範囲七人きく省がつ高い周波数まで得
ることが可能に表る。
第８図はＰチャ木ルＭ０８トランジスタを駆動素子にＮ
チャネルＭＯ８）ランジスタを負荷素子にした本発明の
他の実施例の回路図であり、第４図はＮチャネルディプ
リーションＭＯＳ）ランジスタを負荷素子に使い、駆動
素子にＮチャネルＭＯ日トランジスタを使つ九本発明の
更に他の実施例の回路図である。
チャネルＭＯ８）ランジスタを負荷素子にした本発明の
他の実施例の回路図であり、第４図はＮチャネルディプ
リーションＭＯＳ）ランジスタを負荷素子に使い、駆動
素子にＮチャネルＭＯ日トランジスタを使つ九本発明の
更に他の実施例の回路図である。
本発明は従来は高周波のＶＯＯが実現しずらかつｙｔ−
ＩＪングカウンタを使用し北方法に於て、容品に高鳴波
から低周波までカバーできるｖａｏｔ提供するものであ
る。特にｉ’１．Ｌが発達しラジオ。
ＩＪングカウンタを使用し北方法に於て、容品に高鳴波
から低周波までカバーできるｖａｏｔ提供するものであ
る。特にｉ’１．Ｌが発達しラジオ。
ＴＶ用のチューナーやモータ制御等に壁わｎるようにな
っている現在、モノリシック化し７？ ｐ Ｌ Ｌを実
現することが課題であるが、その一番のネックになって
いｔものがＶＯＯであつ究。本発明を採用することによ
りｖｏｏ６含め−ｚ Ｐ ＸＪ ＴＪのモノリシック化
が可能になりコストと特性の面から効果は大でちる。
っている現在、モノリシック化し７？ ｐ Ｌ Ｌを実
現することが課題であるが、その一番のネックになって
いｔものがＶＯＯであつ究。本発明を採用することによ
りｖｏｏ６含め−ｚ Ｐ ＸＪ ＴＪのモノリシック化
が可能になりコストと特性の面から効果は大でちる。
第１図は本発明の実施例の回路図、第２図は従来のＶＯ
Ｏの例を示す回路図、第８図はＰチャネルＭＯ８）ラン
ジスタを駆動素子にＮチャネルＭｏＳトランジスタを負
荷素子にした本発明の実施例の回路図、第４図はＮチャ
ネルディプリーグ１フ 子にＮチャネルＭＯ８）ランジスタを使つ九本発明の実
施例の回路図である。 １、６，１１．、負荷素子 ２、７，１２．、、駆動素子 ８、８．１３．、インバータの出力 １６ 、 １７ 、 １８ 、 、インバータ１９ ＊
ｅ ＊ ＊リングカウンタ 加・・・・ノくツフ了−丁ンプ ４、９，１４．、制御入力ゲート ５、１０，１５．、、駆動素子入力ゲート２１ ＊ ｓ
＊ １１ １１。制御入力端子ｎ・・・・・・出力端
子 以上 第２ 図槌釆のｖｃｏの回路圀
Ｏの例を示す回路図、第８図はＰチャネルＭＯ８）ラン
ジスタを駆動素子にＮチャネルＭｏＳトランジスタを負
荷素子にした本発明の実施例の回路図、第４図はＮチャ
ネルディプリーグ１フ 子にＮチャネルＭＯ８）ランジスタを使つ九本発明の実
施例の回路図である。 １、６，１１．、負荷素子 ２、７，１２．、、駆動素子 ８、８．１３．、インバータの出力 １６ 、 １７ 、 １８ 、 、インバータ１９ ＊
ｅ ＊ ＊リングカウンタ 加・・・・ノくツフ了−丁ンプ ４、９，１４．、制御入力ゲート ５、１０，１５．、、駆動素子入力ゲート２１ ＊ ｓ
＊ １１ １１。制御入力端子ｎ・・・・・・出力端
子 以上 第２ 図槌釆のｖｃｏの回路圀
Claims (4)
- （１）２個のＭＯＳＦＥＴを直列に電源間に接続してな
るＭＯＳインバータを奇数列接続したリングカウンタに
於て、電源の一方に接続された奇数個のＭＯＳＦＥＴの
ゲートを全て共通に接続して外部電源による制御入力と
し、他方の電源に接続された駆動用の奇数個のＭＯＳＦ
ＥＴのそれぞれのゲートを前列インバータの出力に接続
した事を特徴とする電圧制御発振回路。 - （２）前記制御用のＭＯＳＦＥＴがＰチャネルＭＯＳＦ
ＥＴ、駆動用ＭＯＳＦＥＴがＮチャネルＭＯＳＦＥＴか
らなる特許請求の範囲第１項記載の電圧制御発振回路。 - （３）前記制御用のＭＯＳＦＥＴがＮチャネルＭＯＳＦ
ＥＴ、駆動用のＭＯＳＦＥＴがＰチャネルＭＯＳＦＥＴ
からなる特許請求の範囲第１項記載の電圧制御発振回路
。 - （４）前記制御用のＭＯＳＦＥＴがＮチャネルデイプリ
ージョンＭＯＳＦＥＴからなる特許請求の範囲第１項記
載の電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048038A JPS61206308A (ja) | 1985-03-11 | 1985-03-11 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048038A JPS61206308A (ja) | 1985-03-11 | 1985-03-11 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61206308A true JPS61206308A (ja) | 1986-09-12 |
Family
ID=12792143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60048038A Pending JPS61206308A (ja) | 1985-03-11 | 1985-03-11 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206308A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129640A (ja) * | 1986-11-20 | 1988-06-02 | Tokyo Electron Ltd | プロ−ブ装置 |
| US5673008A (en) * | 1995-05-18 | 1997-09-30 | Matsushita Electric Industrial Co., Ltd. | Voltage-controlled oscillator and PLL circuit exhibiting high-frequency band operation, linear frequency characteristics, and power-source variation immunity |
| KR100324163B1 (ko) * | 1998-03-04 | 2002-02-16 | 니시무로 타이죠 | 발진 회로 |
| JP2002076849A (ja) * | 2000-09-05 | 2002-03-15 | Asahi Kasei Microsystems Kk | 発振器 |
| JP2005260601A (ja) * | 2004-03-11 | 2005-09-22 | Seiko Epson Corp | 高ヒステリシス幅入力回路 |
| WO2007129709A1 (ja) * | 2006-05-10 | 2007-11-15 | Thine Electronics, Inc. | 発振回路 |
| JP2007311968A (ja) * | 2006-05-17 | 2007-11-29 | Sanyo Electric Co Ltd | 発振回路 |
| JPWO2006092842A1 (ja) * | 2005-02-28 | 2008-08-07 | 富士通株式会社 | 電流制御発振器 |
| US7532188B2 (en) | 2003-12-01 | 2009-05-12 | Sony Corporation | Clocked inverter circuit, latch circuit, shift register circuit, drive circuit for display apparatus, and display apparatus |
| WO2010032659A1 (ja) * | 2008-09-19 | 2010-03-25 | 日本電気株式会社 | 擾乱検出回路、半導体集積回路、擾乱検出方法および試験方法 |
| WO2014136399A1 (ja) * | 2013-03-05 | 2014-09-12 | パナソニック株式会社 | 注入同期型発振器 |
| TWI578692B (zh) * | 2012-12-10 | 2017-04-11 | 日本電波工業股份有限公司 | 振盪裝置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138264A (en) * | 1977-05-09 | 1978-12-02 | Toshiba Corp | V-f converter |
-
1985
- 1985-03-11 JP JP60048038A patent/JPS61206308A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138264A (en) * | 1977-05-09 | 1978-12-02 | Toshiba Corp | V-f converter |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129640A (ja) * | 1986-11-20 | 1988-06-02 | Tokyo Electron Ltd | プロ−ブ装置 |
| US5673008A (en) * | 1995-05-18 | 1997-09-30 | Matsushita Electric Industrial Co., Ltd. | Voltage-controlled oscillator and PLL circuit exhibiting high-frequency band operation, linear frequency characteristics, and power-source variation immunity |
| KR100324163B1 (ko) * | 1998-03-04 | 2002-02-16 | 니시무로 타이죠 | 발진 회로 |
| JP2002076849A (ja) * | 2000-09-05 | 2002-03-15 | Asahi Kasei Microsystems Kk | 発振器 |
| JP4601787B2 (ja) * | 2000-09-05 | 2010-12-22 | 旭化成エレクトロニクス株式会社 | 発振器 |
| US7532188B2 (en) | 2003-12-01 | 2009-05-12 | Sony Corporation | Clocked inverter circuit, latch circuit, shift register circuit, drive circuit for display apparatus, and display apparatus |
| JP2005260601A (ja) * | 2004-03-11 | 2005-09-22 | Seiko Epson Corp | 高ヒステリシス幅入力回路 |
| JPWO2006092842A1 (ja) * | 2005-02-28 | 2008-08-07 | 富士通株式会社 | 電流制御発振器 |
| US7808331B2 (en) | 2005-02-28 | 2010-10-05 | Fujitsu Limited | Current-controlled oscillator |
| JP4610608B2 (ja) * | 2005-02-28 | 2011-01-12 | 富士通株式会社 | 電流制御発振器 |
| JP2007306231A (ja) * | 2006-05-10 | 2007-11-22 | Thine Electronics Inc | 発振回路 |
| WO2007129709A1 (ja) * | 2006-05-10 | 2007-11-15 | Thine Electronics, Inc. | 発振回路 |
| JP4679433B2 (ja) * | 2006-05-10 | 2011-04-27 | ザインエレクトロニクス株式会社 | 発振回路 |
| JP2007311968A (ja) * | 2006-05-17 | 2007-11-29 | Sanyo Electric Co Ltd | 発振回路 |
| WO2010032659A1 (ja) * | 2008-09-19 | 2010-03-25 | 日本電気株式会社 | 擾乱検出回路、半導体集積回路、擾乱検出方法および試験方法 |
| TWI578692B (zh) * | 2012-12-10 | 2017-04-11 | 日本電波工業股份有限公司 | 振盪裝置 |
| WO2014136399A1 (ja) * | 2013-03-05 | 2014-09-12 | パナソニック株式会社 | 注入同期型発振器 |
| US9276593B2 (en) | 2013-03-05 | 2016-03-01 | Panasonic Corporation | Injection locked oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| US5596302A (en) | Ring oscillator using even numbers of differential stages with current mirrors | |
| EP0294203B1 (en) | A fully integrated high-speed voltage controlled ring oscillator | |
| US5469116A (en) | Clock generator circuit with low current frequency divider | |
| US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
| US20020057135A1 (en) | Low voltage differential voltage-controlled ring oscillator | |
| JPS61206308A (ja) | 電圧制御発振器 | |
| US20040032300A1 (en) | Multi-phase oscillator and method therefor | |
| US20030117202A1 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
| US20030112081A1 (en) | Oscillator having multi-phase complementary outputs | |
| US5424690A (en) | Ring oscillator circuit microcomputers and IC cards using the same | |
| JP2003046377A (ja) | リング発振回路および遅延回路 | |
| JPH11251877A (ja) | 電圧制御発振回路 | |
| US6714087B2 (en) | Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks | |
| JPH0254698B2 (ja) | ||
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| JPH04152711A (ja) | 電圧制御発振回路 | |
| JP2023549550A (ja) | 低温ドリフトリング発振器、チップ及び通信端末 | |
| JP3512137B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| US5914643A (en) | Source coupled CMOS crystal oscillator | |
| JPH01170203A (ja) | 電子発振器 | |
| JPS63260316A (ja) | 発振回路 | |
| JPH10200382A (ja) | 低電圧駆動の電圧制御発振回路 | |
| US5675294A (en) | Single pin crystal oscillator circuit |