JPS61199640A - 原子の導入装置 - Google Patents

原子の導入装置

Info

Publication number
JPS61199640A
JPS61199640A JP60040177A JP4017785A JPS61199640A JP S61199640 A JPS61199640 A JP S61199640A JP 60040177 A JP60040177 A JP 60040177A JP 4017785 A JP4017785 A JP 4017785A JP S61199640 A JPS61199640 A JP S61199640A
Authority
JP
Japan
Prior art keywords
substrate
gas
silicon substrate
excimer laser
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60040177A
Other languages
English (en)
Other versions
JPH0691073B2 (ja
Inventor
Toshiyuki Samejima
俊之 鮫島
Setsuo Usui
碓井 節夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60040177A priority Critical patent/JPH0691073B2/ja
Priority to KR1019860001276A priority patent/KR940000905B1/ko
Priority to PCT/JP1986/000103 priority patent/WO1986005320A1/en
Priority to DE8686901517A priority patent/DE3680623D1/de
Priority to EP86901517A priority patent/EP0216933B1/en
Publication of JPS61199640A publication Critical patent/JPS61199640A/ja
Publication of JPH0691073B2 publication Critical patent/JPH0691073B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 一 本発明は、原子の導入装置に関し、特に半導体の表層部
に酸素を導入して酸化膜を形成する装置に関するもので
ある。
〔従来の技術〕
近年の半導体装置の製造工程においては、酸化膜形成が
不可欠な技術になっている。
従来、半導体装置の製造工程の中でもシリコン基板など
の半導体基板上に酸化膜を形成する方法としでは、たと
えば、乾燥酸化、水蒸気酸化などの熱酸化による方法や
、気相成長法などが知られており、これら種々の方法に
応じた装置によって酸化膜が形成されている。
しかしながら、技術の進歩に伴う歩留り向上の要求や、
平面的のみならず立体的な微細化の要求があり、これら
の要求に答える技術として低温で迅速かつ高精度に酸化
膜を形成する方法が求められ、これに応する一例として
、第3図に示すようなパルスレーザ−であるXeClエ
キシマレーザ−41を使用し、反応室44に半導体基板
42を配置し、この反応室44に酸素ガスボンベ43が
ら酸素を送ってこの反応室44を酸素雰囲気とし、上記
XeClエキシマレーザ−41を照射して上記半導体基
体42の表層に吸収させ表層部のみを瞬時加熱して、表
層部分に酸化膜を迅速に形成するとともに、この内部側
の歪などの発生を防止するような酸化膜の形成の装置が
知られている。
〔発明が解決しようとする問題点〕
前述のように、XeCIエキシマレーザ−41などの短
波長パルスレーザ−を使用する装置には、高速に酸化膜
を形成できる他、低温で半導体基板42内部にダメージ
を与えることなく酸化を行うことができるという長所が
ある。しかし、雰囲気を酸素o2にすることでは表面の
酸化反応速度が遅く、十分に短波長レーザーの性能を引
き出せないのみならず、酸化反応が瞬時がっ低温で行わ
れるため、SiOと5i02とが併存するような不均一
な酸化膜が形成されるおそれもあり、また、酸素原子の
導入に限らず、たとえば窒化膜の形成についても同様な
問題点があった。
そこで本発明は、このような問題点に鑑み、基体の表層
部分に高速でかつ均一に所望の原子の導入領域たとえば
酸化膜を形成する装置を提供することを目的とする。
c問題点を解決するための手段〕 光分解可能なガス中の構成原子を基体に導入する装置に
おいて、上記ガスを光分解させるためのエネルギービー
ムを上記基体表面と略平行に照射する手段と、上記原子
と上記基体との反応を促進させるためのエネルギービー
ムを上記基体表面に照射するための手段とを有する原子
の導入装置により上述の問題点を解決する。
〔作用〕
本発明の導入装置は、光分解可能なガス(以下、強反応
性ガスという。)の雰囲気の反応室内に基体を配置し、
上記基体表面と略平行にエネルギービームを照射する手
段により、上記基体表面近傍の上記強反応性ガスを、基
体表面上で均一かつ効率良く光分解し、この光分解した
強反応性ガスの構成原子が、他のエネルギービームによ
って反応促進された基体の構成原子と容易に結合するこ
とによって容易かつ高速に上記強反応性ガスの構成原子
を基体内に導入する。
〔実施例〕
本発明の好適な実施例を図面を参照しながら説明する。
本発明の第1の実施例では、基体と略平行に照射される
エネルギービームに短波長のパルスレーザ−であるXe
Clエキシマレーザ−(波長308nm)を使用し、基
体に直接照射されこの基体の加熱に供し反応を促進する
エネルギービームに短波長のパルスレーザ−であるXe
Fエキシマレーザ−(波長350nm)を使用する。ま
た、強反応性ガスとしてオゾンと酸素の混合ガス(分圧
0.5気圧の02ガスおよび分圧0.5気圧の1%の0
3ガスを含むo2ガスの混合ガス。以下、該混合ガスを
03102ガスと称す。)を使用し、この混合ガスの雰
囲気中で基体であるシリコン基板に酸素原子を導入して
酸化膜を形成する導入装置を説明する。
先ず、この導入装置の動作原理を説明すると、基体と略
平行に照射されるエネルギービームであるXeClエキ
シマレーザ−装置7のレーザービームaが、強反応性ガ
スである03102ガスに照射する。すなわち、該レー
ザービームaの03102ガスに対する照射によって、
レーザービームaのエネルギーが光吸収され、 Q3−Lx・02 +Q本 という光分解によって、励起状態の酸素原子0本が生成
される。この生成された励起状態の酸素原子は酸化力が
強いため迅速な酸化反応を実現でき、従って、基板には
、高速にかつ十分に酸化されて均一な酸化膜が形成され
る。
一方、XeFエキシマレーザ−装置6のレーザー ビー
ムbは、基体であるシリコン基板2に直接照射され、該
シリコン基板の表層部のみを加熱して、上記光分解によ
る迅速な酸化膜形成を助長する。すなわち、上記XeC
Iエキシマレーザ−装置7のレーザービームaと上記X
eFエキシマレーザー装置6のレーザービームbの2つ
のエネルギービームの相乗作用によって酸化膜を高速に
形成するものである。ここでシリコン基板2の表層部分
で起こる反応は、 a)  03 +S i→s i O+02及び、 b)  SiO+03−=SiO2+02という二段階
の反応によって進行していると考えられ、シリコン基板
2の構成原子であるシリコン原子との反応が、上記光分
解の作用と相まって−層高速の酸化膜を形成できる。
第1図に示すように、上記原理に基づく導入装置1の構
造は、シリコン基板2を固定しこのシリコン基板2の表
層部の酸化膜形成が行われる反応室3と、この反応室3
の上部に取り付けられ石英窓4を介して上記シリコン基
板2に照射されるXeFエキシマレーザ−装置6と、上
記反応室3の側方部に取り付けられ石英窓8を介して上
記03102ガス雰囲気に上記シリコン基板2と略平行
に照射されるXeClエキシマレーザ−装置7とを有し
、さらに、上記反応室3に給気口9を介して強反応性ガ
スである上記0310!1ガスが送られる構造になって
いる。
そして、上記シリコン基板2の表層部に対する酸化膜の
形成にあたっては、上記XeC1エキシマレーザ−装置
7のレーザービームaは、上記03102ガスの光分解
を惹起させ、励起状態の酸素原子を生成し、上記シリコ
ン基板2への酸素原子の導入が容易になるような状態を
形成する。一方、上記XeFエキシマレーザー装置6の
レーザービームbは、その照射によってシリコン基板2
の表層部のみを予備加熱し、これによって、上記シリコ
ン基板2の構成原子であるシリコン原子と上記光分解に
よって容易に導入される酸素原子を結合する。すなわち
、上述したこの2つレーザービームa、bの相乗作用に
よって、容易かつ迅速に導入領域である酸化膜を形成す
ることができる。
この第1の実施例に示す原子の導入装置lは、2つのレ
ーザービームa、bの上記相乗作用による高速な酸化膜
形成のみならず、他の効果も挙げることができる。すな
わち、光分解を起こさせる上記XeClエキシマレーザ
−装置7のレーザービームaは、上記シリコン基板2と
略平行に照射されるため、シリコン基板2表面の極近傍
で光分解を起こさせることができ、シリコン基板2の表
面に対して一様に励起状態の酸素原子を導入することが
できる。また、光分解を起こさせる上記XeClエキシ
マレーザ−装置7のレーザービームaは、局部的にシリ
コン基板2を照射することもなく、従って、照射した部
分に歪を与えることもない、さらに、光分解を起こさせ
る領域をシリコン基板2の表面上に広くとることができ
、さらにまた、レーザービームaのスキャニング方向も
シリコン基板2の表面が水平に配置された場合には、水
平方向の走査のみで足り、膜厚が均一で均質な酸化膜の
形成を行うことができる。また、この原子の導入装置1
は、単一のレーザービームでなく2つの目的のことなる
レーザービームa、bの複合作用によるため、各レーザ
ービームの操作によって膜厚の制御が容易である。
次に、第2の実施例として、基体に略平行に照射するエ
ネルギービームとして短波長のパルスレーザ−であるX
eClエキシマレーザ−を使用し、基体を予備加熱する
だけでなく基体の構成原子の間のボンディングを切断す
るエネルギービームとして同じく短波長のパルスレーザ
−であるKrFエキシマレーザ−(波長249nm)を
使用した例を説明する。
基体を、上記第1の実施例と同様にシリコン基板12を
選択した場合には、第4図に示すように、Si原子の間
のボンディング切断は波長に依存し、およそ260nm
以下の波長で生ずることが知られている。従って、上記
KrFエキシマレーザ−を上記シリコン基板12に照射
したときは、照射されたシリコン基板12の表層部のシ
リコン原子のボンディング切断が生ずる。この第2の実
施例は、この原理を応用したものである。
この第2の実施例の導入装置11は、第2図に示すよう
に、シリコン基板12を固定しこのシリコン基板12の
表層部の酸化膜形成が行われる反応室13と、この反応
室13の上部に取り付けられ石英窓14を介して上記シ
リコン基板12に照射されるKrFエキシマレーザ−装
置16と、上記反応室13の側方部に取り付けられ石英
窓18を介して上記03102ガス雰囲気に上記シリコ
ン基板12と略平行に照射されるXeCIエキシマレー
ザ−装置17とを有し、さらに、上記反応室13に給気
口19を介して強反応性ガスである上記03102ガス
が送られる構造になっている。
そして、この第2の実施例に基づく導入装置1lは、上
記第1の実施例に準じ、シリコン基板12と略平行に照
射される上記XeClエキシマレーザ−装置17のレー
ザービームCは、03102ガスの光分解を起こさせる
が、一方上記KrFエキシマレーザー装置16のレーザ
ービームdは、上記シリコン基板12の表層部の予備加
熱のみならず、短波長であるため上記シリコン基板12
の構成原子であるシリコン原子のボンディング切断を引
き起こすことができる。そして、このボンディング切断
されたシリコン原子は、上記XeClエキシマレーザ−
装置17のレーザービームCによって光分解され、励起
状態となった酸素原子0本と容易に結合することができ
るため、一層迅速に酸化膜を形成することができる。ま
た、この場合も、上記第1−の実施例と同様に、光分解
を起こさせる上記XeC1エキシマレーザ−装置17の
レーザービームCは、上記シリコン基板12と略平行に
照射されるため、シリコン基板12表面の極近傍で光分
解を起こさせることができ、シリコン基板12の表面に
対して一様に励起状態の酸素原子を導入することができ
る。また、光分解を起こさせる領域をシリコン基板12
の表面上に広くとることができ、さらにまた、レーザー
ビームCのスキャニング方向もシリコン基板12の表面
が水平に配置された場合には、水平方向の走査のみで足
り、膜厚が均一で均質な酸化膜の形成を行うことができ
る。また、この原子の導入装置11は、単一のレーザー
ビームでなく2つの目的のことなるレーザービームc、
dの複合作用によるため、各レーザービームの操作によ
って膜厚の制御が容易である。
本発明の導入装置1.11に使用される強反応性ガスは
、上記第1ないし第2の実施例については、オゾンの混
合ガスについて説明したが、強反応性ガスはこれに限定
されず、たとえばNOガス、N20ガス、No2ガスや
ハロゲンであるCI。
等のガスや、ハロゲン化合物であるCC14やSF6な
どのガスあるいはこれらの組み合わせでもよく、さらに
窒化膜形成のためにアンモニアガスも使用することがで
き、また、ハロゲン等の種々の原子を導入するの通用す
ることができ、エネルギービームが照射された場合に、
光分解を生じて容易に基板の構成原子と結合するもので
あればいかなるものでもよい。
また、基体に略平行に照射しこの基体の雰囲気ガスであ
る強反応性ガスを光分解するエネルギービームは、強反
応性ガスに応じて選択できるものであり、これらの関係
は波長によりすなわち加熱、光分解およびボンディング
切断という機能面から選択もしくは組み合わせることが
できる。−例として、第4図に示すようにNo2ガス、
N20ガスおよび02ガスを使用する場合は、No2は
244nm以下、N20は230 nm以下、o2は1
75nm以下の波長でそれぞれ光分解するため、例えば
、o2では、Xeレゾナンスランプ、F2エキシマレー
ザ−1ArFエキシマレーザ−などを使用することがで
き、またN20では、ArFエキシマレーザ−2重水素
ランプ、低圧水銀灯などを使用することができ、上述し
た03については、上記KrFエキシマレーザー1上記
低圧水銀灯、重水素ランプ、XeClエキシマレーザ−
などを使用することができ、これらのエネルギービーム
によって光分解を行い、容易に基板の構成原子と結合さ
せる。またさらに、エネルギービームは、各種レーザー
ビームの高次の高調波を使用することもでき、エレクト
ロンビーム、イオンビームでもよい。
また、基体としては、上述したシリコン基板に限定され
ずGaAs、Ta、Mo5Alなどの基板でもよく、G
aAs基板の場合は、基板内部の砒素の発生を防止し迅
速に酸化膜を形成することもできる。
また、上記強反応性ガスの圧力については、上記第1お
よび第2の実施例の03ガス分圧に限定されず、たとえ
ば03ガスの分圧を高くすることにより、あるいは圧力
を常圧から高圧へと制御することにより、より反応速度
を向上させることができる。
また、上記第1の実施例及び上記第2の実施例について
、基体を予備加熱するエネルギービームとしては、上述
の例に限定されずに、たとえばArレーザー、XeC1
エキシマレーザ−1ArFエキシマレーザ−1さらには
、ルビーレーザー、YAGレーザー等の高次の高調波な
どを使用することができる。またさらに、低圧水銀ラン
プ、エレクトロンビーム、イオンビーム等の光源を使用
することもできる。
〔発明の効果〕
本発明に係る導入装置を使用することによって、たとえ
ばシリコン基板などの半導体等の基体にたとえば酸素原
子などの光分解可能なガスの構成原子を容易にかつ迅速
に導入することができる。また、導入により形成された
反応層は、均一かつ均質であり、さらにその膜厚の制御
も容易である等の優れた利点を有している。
【図面の簡単な説明】
第1vlJは第1の実施例を説明する導入装置の概略構
造図であり、第2図は第2の実施例に例示した導入装置
の概略構造図であり、第3図は従来の導入装置の一例と
しての酸化膜形成装置を示す構造図であり、第4図はエ
ネルギービームの波長による特性を説明する特性図であ
る。 2.12・・・基体(シリコン基板) 6・・・・・・XeFエキシマレーザ−装置7・・・・
・・XeClエキシマレーザ−装置16・・・・・Kr
Fエキシマレーザ−装置17・・・・・XeC1エキシ
マレーザ−装置時 許 出 願 人  ソニー株式会社
代理人   弁理士     小池 見間      
   田村榮− ぺδ ″     へ 第3− 第4vs 手続補正書(自船 1、事件の表示 昭和60年 特許願 第40177号 2、発明の名称 原子の導入装置 3、補正をする者 事件との関係  特許出願人 住所 東京部品用区北品用6丁目7番35号名称 (2
1B)  ソ ニ − 株 式 会 社代表者大賀典雄 4、代理人 住所 〒105東京都港区虎ノ門二丁目6番4号第11
森ビル11階 Tn (50B) 8266 f@自 
 発 7、補正の内容 明細書、第14頁第8行目〜第11行目に記載される「
上述したシリコン基板に限定されずGaAs、Tas 
Mo、A Iなどの基板でもよく、GaAs基板の場合
は、基板内部の砒素を発生を防止し」を 「上述したシリコン基板に限定されずゲルマニウム基板
やGaAs、InP、GaP等の化合物半導体の基板、
Ta、Mo、A1などの金属の基板でもよく、GaAs
5 I nPSGaP等の基板の場合は、基板内部の砒
素や燐等の発生を防止し」と補正する。 以上

Claims (1)

    【特許請求の範囲】
  1. 光分解可能なガス中の構成原子を基体に導入する装置に
    おいて、上記ガスを光分解させるためのエネルギービー
    ムを上記基体表面と略平行に照射する手段と、上記原子
    と上記基体との反応を促進させるためのエネルギービー
    ムを上記基体表面に照射するための手段とを有する原子
    の導入装置。
JP60040177A 1985-02-28 1985-02-28 原子の導入装置 Expired - Fee Related JPH0691073B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60040177A JPH0691073B2 (ja) 1985-02-28 1985-02-28 原子の導入装置
KR1019860001276A KR940000905B1 (ko) 1985-02-28 1986-02-24 원자의 도입장치
PCT/JP1986/000103 WO1986005320A1 (en) 1985-02-28 1986-02-28 Method and system for fabricating insulating layer on semiconductor substrate surface
DE8686901517A DE3680623D1 (de) 1985-02-28 1986-02-28 Verfahren zur herstellung isolierender oxid-schichten auf einem halbleiterkoerper.
EP86901517A EP0216933B1 (en) 1985-02-28 1986-02-28 Method for fabricating an insulating oxide layer on semiconductor substrate surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60040177A JPH0691073B2 (ja) 1985-02-28 1985-02-28 原子の導入装置

Publications (2)

Publication Number Publication Date
JPS61199640A true JPS61199640A (ja) 1986-09-04
JPH0691073B2 JPH0691073B2 (ja) 1994-11-14

Family

ID=12573490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60040177A Expired - Fee Related JPH0691073B2 (ja) 1985-02-28 1985-02-28 原子の導入装置

Country Status (2)

Country Link
JP (1) JPH0691073B2 (ja)
KR (1) KR940000905B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104196A (ja) * 1991-10-04 1994-04-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6660575B1 (en) 1991-10-04 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JP2009188282A (ja) * 2008-02-08 2009-08-20 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜の製造方法およびその製造方法により製造する高密度シリコン酸化膜を有するシリコン基板、半導体デバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595621A (ja) * 1982-07-01 1984-01-12 Nec Corp 薄膜形成方法
JPS5932122A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 表面改質装置
JPS5940525A (ja) * 1982-08-30 1984-03-06 Mitsubishi Electric Corp 成膜方法
JPS5961919A (ja) * 1982-10-01 1984-04-09 Hitachi Ltd 薄膜の製造方法
JPS59182530A (ja) * 1983-04-01 1984-10-17 Hitachi Ltd 半導体形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595621A (ja) * 1982-07-01 1984-01-12 Nec Corp 薄膜形成方法
JPS5932122A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 表面改質装置
JPS5940525A (ja) * 1982-08-30 1984-03-06 Mitsubishi Electric Corp 成膜方法
JPS5961919A (ja) * 1982-10-01 1984-04-09 Hitachi Ltd 薄膜の製造方法
JPS59182530A (ja) * 1983-04-01 1984-10-17 Hitachi Ltd 半導体形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104196A (ja) * 1991-10-04 1994-04-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6660575B1 (en) 1991-10-04 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US6919239B2 (en) 1991-10-04 2005-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JP2009188282A (ja) * 2008-02-08 2009-08-20 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜の製造方法およびその製造方法により製造する高密度シリコン酸化膜を有するシリコン基板、半導体デバイス

Also Published As

Publication number Publication date
KR940000905B1 (ko) 1994-02-04
KR860006833A (ko) 1986-09-15
JPH0691073B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
JP3190653B2 (ja) アニール方法およびアニール装置
JPS61174639A (ja) 光エツチング方法
JPS61199640A (ja) 原子の導入装置
JPH04167985A (ja) ウェハの割断方法
JPS63224233A (ja) 表面処理方法
JPS61199639A (ja) 半導体の酸化方法
JPH01164781A (ja) ビームを用いた局部熱処理方法
JPH01313930A (ja) 半導体基板の処理方法
JPS5940525A (ja) 成膜方法
JPH0982803A (ja) バイアホール形成方法および装置
JPS61199638A (ja) 絶縁膜の形成方法
JPS6132429A (ja) 半導体素子の製造装置
JPH0729839A (ja) 熱処理装置及びこれを用いた熱処理方法
WO1986005320A1 (en) Method and system for fabricating insulating layer on semiconductor substrate surface
JPH01175231A (ja) アッシング方法
JPS6380989A (ja) 窒化ケイ素焼結材の切断加工方法
JPH0974067A (ja) ドーピング方法及びドーピング装置
JPS60216561A (ja) 熱処理方法
JPH04176126A (ja) 基板処理方法及びその装置
JPH05102130A (ja) 酸化膜の形成方法
JPH04141589A (ja) 光処理法及び光処理装置
JPS61121432A (ja) 減圧cvd膜製造装置
JPS62163333A (ja) プラズマ酸化法とその装置
JPS60162776A (ja) プラズマ処理装置
JPS6197912A (ja) Cvd装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees