JPH0982803A - バイアホール形成方法および装置 - Google Patents

バイアホール形成方法および装置

Info

Publication number
JPH0982803A
JPH0982803A JP24133295A JP24133295A JPH0982803A JP H0982803 A JPH0982803 A JP H0982803A JP 24133295 A JP24133295 A JP 24133295A JP 24133295 A JP24133295 A JP 24133295A JP H0982803 A JPH0982803 A JP H0982803A
Authority
JP
Japan
Prior art keywords
insulating film
via hole
thin film
forming
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24133295A
Other languages
English (en)
Other versions
JP2755223B2 (ja
Inventor
Shingo Murakami
進午 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7241332A priority Critical patent/JP2755223B2/ja
Publication of JPH0982803A publication Critical patent/JPH0982803A/ja
Application granted granted Critical
Publication of JP2755223B2 publication Critical patent/JP2755223B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 製造プロセスを変更することなく高品質のバ
イアホールを形成する。 【解決手段】 導体配線22上に絶縁膜21が被覆され
た試料3に対して連続励起QスイッチNd:YAGレー
ザの第四高調波光(FH光)を照射して、絶縁膜21表
面に、フラッシュランプ励起QスイッチNd:YAGレ
ーザの第二高調波光(SH光)8を吸収する薄膜23を
形成する。形成された薄膜23に対してSH光8を照射
することによって、その薄膜23下部の絶縁膜21を除
去するものである。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、大規模集積回路
(LSI)や、液晶ディスプレイ(LCD)等に形成さ
れる微細回路パターンを修正するために、その導体線間
の絶縁層にバイアホールを形成する方法および装置に関
する。
【0001】
【従来の技術】LSI等の配線を修正するために、その
配線パターンを形成した後、バイアホールを形成する方
法が、「1989年春季第36回応用物理学関係連合講
演会予稿集 2p−L−10」に開示されている。この
従来のバイアホール形成方法は、図3Aおよび図3Bを
参照すると、絶縁膜21下の導体配線22の表面にレー
ザ光41を集光照射し、配線22表面でのレーザ光41
の吸収、配線22表面の局所加熱、蒸散のプロセスを経
て、この蒸散時の圧力を利用して配線22上方の絶縁膜
21を吹き飛ばすことによって、バイアホール42を形
成するものである。
【0002】また、絶縁膜に対しある程度吸収される紫
外域の波長を有するレーザ光を用い、そのレーザ光を絶
縁膜表面に照射することによって、絶縁膜をその表面か
ら徐々に削り取るようにしてバイアホールを形成する方
法も考えられている。この場合、加工用のレーザ光とし
ては、Nd:YAGレーザの第四高調波光あるいはKr
Fエキシマレーザ光等の利用が検討されている。
【0003】また、LSIやLCDへの適用例とは異な
るが、多層構造のプリント配線基板のバイアホールをレ
ーザ光により形成する際に、絶縁膜のポリマー層に染料
を混入させてレーザ光の吸収を促進させる方法が、特開
平1−206698号公報に開示されている。
【0004】
【発明が解決しようとする課題】しかしながら、レーザ
光を導体配線表面に集光照射してバイアホールを形成す
る方法では、導体配線表面の蒸散による爆発圧力が等方
的に作用するため、下降領域がレーザ光の照射スポット
周辺にまで大きく広がる。この結果、図3Bに示すよう
に、加工形状がすり鉢状の穴となってしまい、加工品質
が著しく低下するという問題点がある。近年LSIの配
線の多層化が進み、導体配線層が絶縁膜表面に対してよ
り深い位置に存在するようになってきていることから、
加工形状がすり鉢状となる傾向が顕著である。しかも、
この穴形状を制御することは非常に困難である。
【0005】また、上述の方法では、絶縁膜の膜厚が厚
い場合には、蒸散による爆発圧力を高める必要があり、
そのために、レーザ光の照射強度を高めなければならな
い。しかしながら、レーザ光の照射強度を高めること
は、既存の導体配線を消失させてしまうという結果を招
きかねず、信頼性上重大な問題を有している。
【0006】一方、紫外域のレーザ光を絶縁膜表面に照
射することによってバイアホールを形成する方法では、
一般に紫外域のレーザ光として実用可能なKrFエキシ
マレーザ(波長248mm)、Nd:YAGレーザの第
四高調波光(波長266mm)の使用を前提とした場
合、LSI等で絶縁膜として一般的に用いられるシリコ
ン酸化膜やシリコン窒化膜に対するレーザ光の吸収は十
分とは言えず、形状制御性の良い加工を実現することは
容易ではない。
【0007】また、多層配線プリント基板に適用されて
いる絶縁膜に染料を混入し、その部分にレーザ光を照射
することによってバイアホールを形成する方法をLSI
やLCD等の加工に適用する場合も加工信頼性の面で重
大な問題がある。
【0008】すなわち、LSIでは、その集積度を向上
させるために配線の多層化が進み、結果として、製造プ
ロセス過程が複雑化しているために、導体配線間の絶縁
膜を薄くする傾向にある。そして、この薄くなった絶縁
膜を用いた場合であっても、十分な絶縁性を持たせるた
めに、様々な工夫が払われている。このような状況下
で、絶縁膜に異物(染料)を混入させることは、信頼性
上大いに問題である。
【0009】さらに、この方法を適用するためには、L
SIの絶縁膜形成プロセス中に染料を混入するための工
程を含める必要があるなど、プロセス全体を変更する必
要があり、前述の信頼性の問題を考慮すると、この方法
は極めて現実性に乏しいと言わざるを得ない。
【0010】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明のバイアホール形成方法および装置は、導
体配線上に絶縁膜が被覆された試料に対して第1のレー
ザ光を照射して、絶縁膜を除去することによってバイア
ホールを形成するものであり、特に、絶縁膜表面に、第
1のレーザ光を吸収する薄膜を形成し、形成された薄膜
に対して第1のレーザ光を照射することによって、その
薄膜下部の絶縁膜を除去するものである。
【0011】さらに、本発明は、絶縁膜表面に、第1の
レーザ光の吸収層となる薄膜を形成する方法として、レ
ーザCVD技術を用いるものである。
【0012】さらに、本発明は、導体配線上の絶縁膜の
厚さが大きい場合には、前述の薄膜の形成工程およびそ
の薄膜下部の絶縁膜を除去する工程を複数回繰り返すも
のである。
【0013】
【発明の実施の形態】次に、本発明のバイアホール形成
方法および装置の第1の実施形態について図面を参照し
て詳細に説明する。
【0014】本実施形態は、導体配線を覆う絶縁膜表面
にバイアホール形成用レーザ光の吸収層を設け、この吸
収層による加熱作用を利用して絶縁膜を除去することに
よって、バイアホールを形成するものである。
【0015】図1は、本実施例の装置構成を示す模式図
である。リザーバ1内には、レーザCVD用原料、例え
ば、クロムカルボニル(Cr(CO)6)粉末が蓄積さ
れている。このクロムカルボニル粉末は、リザーバ1内
で加熱されることにより昇華する。昇華して得られたク
ロムカルボニルガスは、アルゴン(Ar)ガス等の希ガ
スをキャリアとして、これと混合されてチェンバ2内に
供給される。キャリアガスは、マスフローコントローラ
(図示せず)を利用することによって、その流量が制御
されている。
【0016】チェンバ2内では、試料3が、ヒータ4上
に配置されている。ヒータ4は、試料3の温度と供給さ
れるCVD原料ガスの温度とのバランスをとるために試
料3を加熱するものである。また、ヒータ4は、XYス
テージ5上に載置されている。
【0017】フラッシュランプ励起QスイッチNd:Y
AGレーザ発振器6あるいは連続励起QスイッチNd:
YAGレーザ発振器7から出射されるレーザ光8あるい
は9は、ビームエキスパンダ10でビーム径が拡大され
た後、スリット機構11を透過し、このスリット機構1
1の開口イメージを試料3の表面に転写する形で照射さ
れる。スリット機構11の開口サイズを変えることで、
形成すべきバイアホールの径に応じた任意のスポットサ
イズを有するレーザ光8あるいは9を試料3の表面に照
射することができる。
【0018】そして、レーザ発振器7から出射される連
続励起QスイッチNd:YAGレーザの第四高調波光
(以下、FH光とする)9を、チェンバ2内に配置され
る試料3の表面に照射することによって、その試料3の
表面にクロム薄膜を形成することができる。すなわち、
レーザCVD法を利用して、試料3の表面にクロム薄膜
を形成する。
【0019】一方、レーザ発振器6から出射されるフラ
ッシュランプ励起QスイッチNd:YAGレーザの第二
高調波光(SH光、波長532nm)8を、試料3の表
面に形成されたクロム薄膜に照射することによって、試
料3にバイアホールを形成することができる。
【0020】なお、本実施形態のレーザ加工装置には、
レーザ光の照射位置および加工状態を観察するための観
察系、例えば、顕微鏡12、CCDカメラ13およびモ
ニタ14が備えられている。
【0021】次に、本実施形態のバイアホールの形成方
法について図2も併せ参照して説明する。
【0022】本実施形態のバイアホール形成方法は、絶
縁膜の表面に薄膜を形成する第1の工程と、その薄膜に
レーザ光を照射することによって、バイアホールを形成
する第2の工程とを含んでいる。特に、第1の工程は、
レーザCVDの技術を利用して絶縁膜表面に、バイアホ
ール形成用レーザ光の吸収層となる薄膜を形成するもの
である。
【0023】図2Aを参照すると、バイアホールを形成
すべき試料3は、導体配線22の上部に絶縁膜21が被
覆されている。図2Bに示すように、第1の工程とし
て、クロムカルボニルガスが充満しているチェンバ2内
に配置される試料3の表面に、連続励起QスイッチN
d:YAGレーザ発振器7から出射されるFH光9を照
射することによって、クロム薄膜23が形成される。こ
のクロム薄膜23の形成領域は、形成すべきバイアホー
ルの径に応じて設定される。
【0024】ここで、本実施形態では、FH光9の出力
は、Qスイッチ周波数を2kHzとした場合、試料表面
上で0.1mW/μm2のオーダーである。また、CV
D原料ガスとして、リザーバ1を45℃で保温してクロ
ムカルボニルガスを発生させ(分圧約1Torr)、そ
のクロムカルボニルガスをArガスで希釈した上で、蒸
気圧0.3Torr程度で使用している。このような条
件のもとで、FH光9を試料3の表面に照射すると、3
〜4秒の照射で1000オングストローム程度のクロム
薄膜23を形成することが可能である。また、XYステ
ージ5を駆動させて、試料3をFH光9のスポットに対
し相対的に移動させることによって、絶縁膜21の表面
に形成される薄膜23を配線状に連ねさせることができ
る。
【0025】照射時間あるいはレーザ出力の増減によ
り、形成される薄膜の厚さは、所定の範囲内でリニアに
可変できる。したがって、最適な条件を選択すること
で、バイアホールの形成箇所における絶縁膜の厚みに応
じて所望の厚さを有する薄膜を形成することができる。
【0026】次に、図2Cに示すように、第2の工程と
して、絶縁膜21の表面に形成されたクロム薄膜23
に、レーザ発振器6から出射されるパルス幅4〜5ms
のSH光8を照射することによって、バイアホール24
を形成する。すなわち、絶縁膜21の表面に形成された
クロム薄膜23は、SH光8の吸収層となっており、こ
の吸収層による加熱作用により、クロム薄膜23の下部
の絶縁膜21が除去され、バイアホール24が形成され
る。
【0027】本実施形態では、バイアホール形成用レー
ザ光(SH光)の吸収層を予め絶縁膜表面に設けている
ために、レーザ光エネルギーの効率的な利用が可能とな
り、レーザ光の照射領域にほぼ等しい径を有するバイア
ホールを形成することができる。さらに、絶縁膜表面に
形成される薄膜の形状を制御することにより、バイアホ
ールの形状制御を容易に行うことができる。
【0028】なお、第1の工程で用いられるレーザ光
は、連続発振あるいはkHzオーダーの繰り返しパルス
発振レーザであればよく、また、第2の工程で用いられ
るレーザ光は、尖頭値の高いパルス励起レーザであれば
よい。
【0029】次に、本発明の第2の実施形態について図
3を参照して詳細に説明する。
【0030】本実施形態は、特に、導体配線を被覆して
いる絶縁膜の厚さが大きい場合に適用すると好ましいバ
イアホールの形成方法である。すなわち、絶縁膜の厚さ
が大きい場合に、1回のSH光の照射により、バイアホ
ールを形成するのではなく、SH光の吸収層の形成工程
と、その吸収層にSH光を照射して絶縁膜を除去する工
程とを複数回繰り返して、最終的にバイアホールを形成
するというものである。
【0031】図3は、本実施形態のバイアホール形成方
法の形成手順を示す図であり、まず、図3Aに示すよう
に、導体配線22を被覆する絶縁膜21の表面に、FH
光9を照射することによってレーザCVD技術を利用し
て、バイアホール形成用レーザ光(SH光)の吸収層で
あるクロム薄膜23が形成される。次に、図3Bに示す
ように、その薄膜23にSH光8を照射することによっ
て、薄膜23の下部の絶縁膜21が除去される。ここ
で、SH光8の出力レベルが導体配線22を損傷しない
程度のレベルに抑えられているために、1回のSH光8
の照射では、前述の第1の実施形態とは異なり、導体配
線22まで穴あけされない。そこで、図3Cに示すよう
に、導体配線22上に残存している絶縁膜21の表面
に、再度、前述と同様に、FH光9の照射によるレーザ
CVD技術を利用して、薄膜23が形成される。そし
て、新たに形成された薄膜23に対し、2回目のSH光
8の照射を行うことにより、図3Dに示すように、バイ
アホール24を形成することができる。ここで、絶縁膜
21の表面への薄膜23の形成工程およびその薄膜23
にSH光8を照射することによって絶縁膜21を除去す
る工程は、それぞれ前述の第1の工程および第2の工程
に相当するものである。
【0032】本実施形態によれば、導体配線を被覆する
絶縁膜の厚さが厚い場合であっても、SH光の出力を上
げることなく、バイアホールを形成することができるた
めに、導体配線に対しダメージを与えることを防ぐこと
ができる。
【0033】
【発明の効果】以上説明したように、本発明によるバイ
アホール形成方法および装置によれば、バイアホール形
成用レーザ光の吸収層を、バイアホール形成が必要とさ
れる領域にのみ形成し、その吸収層に対し、バイアホー
ル形成用レーザ光を照射することによって、バイアホー
ルを形成しているために、高品質のバイアホールを形成
することができ、結果として、LSIおよびLCDの配
線修正あるいは組み替え作業における信頼性を飛躍的に
向上させることができる。
【0034】さらに、その吸収層をLSIあるいはLC
Dの製造プロセスで一般的に用いられているレーザCV
D技術により形成しているために、製造プロセスを変更
する必要もなく、容易に、高品質のバイアホールを形成
することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の構成を示す模式図であ
る。
【図2】本発明の第1の実施形態による加工手順を示す
図である。
【図3】本発明の第2の実施形態による加工手順を示す
図である。
【図4】従来のバイアホール形成方法による加工手順を
示す図である。
【符号の説明】
1 リザーバ 2 チェンバ 3 試料 4 ヒータ 5 XYステージ 6 フラッシュランプ励起QスイッチNd:YAGレ
ーザ発振器 7 連続励起QスイッチNd:YAGレーザ発振器 8 SH光 9 FH光 10 ビームエキスパンダ 11 スリット機構 12 顕微鏡 13 CCDカメラ 14 モニタ 21 絶縁膜 22 導体配線 23 クロム薄膜 24 バイアホール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 導体配線上に絶縁膜が被覆された試料に
    対して第1のレーザ光を照射して、前記絶縁膜を除去す
    ることによってバイアホールを形成する方法であって、 前記絶縁膜表面に、前記第1のレーザ光を吸収する薄膜
    を形成する第1の工程と、 前記薄膜に対して前記第1のレーザ光を照射することに
    よって、その薄膜下部の前記絶縁膜を除去する第2の工
    程とを含むことを特徴とするバイアホール形成方法。
  2. 【請求項2】 前記第1の工程は、 化合物気体雰囲気中に配置される前記試料の絶縁膜表面
    に第2のレーザ光を照射することによって、その第2の
    レーザ光が照射された領域に、前記化合物気体分子の分
    解反応により局所的に前記薄膜を形成するものであるこ
    とを特徴とする前記請求項1に記載のバイアホール形成
    方法。
  3. 【請求項3】 前記第2の工程の後、前記導体配線の上
    部に前記絶縁膜が残存している場合には、前記第1の工
    程及び前記第2の工程を少なくとも1回以上繰り返し実
    行することを特徴とするバイアホール形成方法。
  4. 【請求項4】 導体配線上に絶縁膜が被覆された試料に
    対して第1のレーザ光を照射して、前記絶縁膜を除去す
    ることによってバイアホールを形成する装置であって、 前記絶縁膜表面に、前記第1のレーザ光を吸収する薄膜
    を形成する第1の手段と、 前記薄膜に対して前記第1のレーザ光を照射することに
    よって、その薄膜下部の前記絶縁膜を除去する第2の手
    段とを備えることを特徴とするバイアホール形成装置。
  5. 【請求項5】 前記第2の手段は、 化合物気体雰囲気中に配置される前記試料の絶縁膜表面
    に第2のレーザ光を照射することによって、その第2の
    レーザ光が照射された領域に、前記化合物気体分子の分
    解反応により局所的に前記薄膜を形成するレーザCVD
    装置であることを特徴とする前記請求項4に記載のバイ
    アホール形成装置。
JP7241332A 1995-09-20 1995-09-20 バイアホール形成方法および装置 Expired - Lifetime JP2755223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7241332A JP2755223B2 (ja) 1995-09-20 1995-09-20 バイアホール形成方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7241332A JP2755223B2 (ja) 1995-09-20 1995-09-20 バイアホール形成方法および装置

Publications (2)

Publication Number Publication Date
JPH0982803A true JPH0982803A (ja) 1997-03-28
JP2755223B2 JP2755223B2 (ja) 1998-05-20

Family

ID=17072731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7241332A Expired - Lifetime JP2755223B2 (ja) 1995-09-20 1995-09-20 バイアホール形成方法および装置

Country Status (1)

Country Link
JP (1) JP2755223B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023630A1 (en) * 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2008047780A (ja) * 2006-08-18 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009043502A (ja) * 2007-08-08 2009-02-26 Canon Inc 有機elパネルの欠陥部修復方法
JP2011197697A (ja) * 2003-02-04 2011-10-06 Plastic Logic Ltd トランジスタ制御表示装置
JP2015510692A (ja) * 2012-01-23 2015-04-09 テトラサン インコーポレイテッド 金属層からのコーティングの選択的除去およびその太陽電池用途
WO2015136900A1 (ja) * 2014-03-11 2015-09-17 国立大学法人山形大学 配線形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196440A (ja) * 1992-12-11 1994-07-15 Nec Corp 配線形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196440A (ja) * 1992-12-11 1994-07-15 Nec Corp 配線形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011197697A (ja) * 2003-02-04 2011-10-06 Plastic Logic Ltd トランジスタ制御表示装置
JP2008047780A (ja) * 2006-08-18 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2008023630A1 (en) * 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2008077074A (ja) * 2006-08-24 2008-04-03 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US7727847B2 (en) 2006-08-24 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2009043502A (ja) * 2007-08-08 2009-02-26 Canon Inc 有機elパネルの欠陥部修復方法
JP2015510692A (ja) * 2012-01-23 2015-04-09 テトラサン インコーポレイテッド 金属層からのコーティングの選択的除去およびその太陽電池用途
WO2015136900A1 (ja) * 2014-03-11 2015-09-17 国立大学法人山形大学 配線形成方法
JP5846594B1 (ja) * 2014-03-11 2016-01-20 国立大学法人山形大学 配線形成方法
US9832886B2 (en) 2014-03-11 2017-11-28 National University Corporation Yamagata University Method for forming wiring

Also Published As

Publication number Publication date
JP2755223B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
US8415586B2 (en) Method for increasing throughput of solder mask removal by minimizing the number of cleaning pulses
US6635554B1 (en) Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
KR100534501B1 (ko) 박막 처리 방법 및 박막 처리 장치
JPS60154619A (ja) 金属層をエツチングする方法
US6288360B1 (en) Excimer laser ablation process control of multilaminate materials
US4976930A (en) Method and apparatus for inducing photochemical reaction
US7253120B2 (en) Selectable area laser assisted processing of substrates
JP5268944B2 (ja) レーザーを用いた金属薄膜形成装置およびその方法
JPH0982803A (ja) バイアホール形成方法および装置
JPH11277272A (ja) レーザドリル装置及びレーザ穴あけ加工方法
JP2007012733A (ja) 基板の分割方法
JP3720034B2 (ja) 穴あけ加工方法
JP3940217B2 (ja) レーザドリル装置及びレーザ穴あけ加工方法
JP2000202664A (ja) レ―ザ穴あけ加工方法
JP2001254170A (ja) 非晶質炭素膜の成膜装置とその成膜方法
JPH03267374A (ja) レーザcvd装置
JPH11773A (ja) レーザ加工装置およびその方法
JP2005021917A (ja) 樹脂層への穴あけ方法
JP2002329700A (ja) 表面処理方法
JP3245988B2 (ja) レーザ加工方法
KR940000905B1 (ko) 원자의 도입장치
JPH09152568A (ja) 液晶表示素子の欠陥修正方法およびその装置
KR20050040795A (ko) 에칭 방법
JP2002126886A (ja) レーザ穴あけ加工装置
JPH086233A (ja) フォトマスクの欠損欠陥修正方法およびその装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980203