JPS61181271A - 太線化処理回路 - Google Patents
太線化処理回路Info
- Publication number
- JPS61181271A JPS61181271A JP60020834A JP2083485A JPS61181271A JP S61181271 A JPS61181271 A JP S61181271A JP 60020834 A JP60020834 A JP 60020834A JP 2083485 A JP2083485 A JP 2083485A JP S61181271 A JPS61181271 A JP S61181271A
- Authority
- JP
- Japan
- Prior art keywords
- section
- document
- information
- line
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
光」Wや□L蝮
(産業上の利用分野)
本発明は、高精細画像情報を電気的に蓄積、表示する電
子的会議装置や、文書ファイル装置において、リフレッ
シュメモリ上のイメージデータを電子的に拡大処理を行
う太線化処理回路に関するものである。
子的会議装置や、文書ファイル装置において、リフレッ
シュメモリ上のイメージデータを電子的に拡大処理を行
う太線化処理回路に関するものである。
(従来の技術)
従来の高精細画像情報を電気的に蓄積、表示する電子的
会議装置や、文書ファイル装置では、ただ、文書と描画
とを検索、表示するだけの構成であった。
会議装置や、文書ファイル装置では、ただ、文書と描画
とを検索、表示するだけの構成であった。
(発明が解決しようとする問題点)
文書は分解能8 dot/mm程度のファクシミリ等で
入力され、文書」二の文字の線幅は2〜3 dot/m
mで表示される。
入力され、文書」二の文字の線幅は2〜3 dot/m
mで表示される。
一方、描画は入力タブレットから入力された座標間を直
線で結び表示するため、文書と同一解像度のリフレッシ
ュメモリ上に重ねて描画を表示した場合、描画の線幅は
文書の線幅に較べ細く、非常に不自然に見えるという問
題点があった。
線で結び表示するため、文書と同一解像度のリフレッシ
ュメモリ上に重ねて描画を表示した場合、描画の線幅は
文書の線幅に較べ細く、非常に不自然に見えるという問
題点があった。
発m又
(問題点を解決するための手段)
本発明は、このような問題点を解決するため、文書用リ
フレッシュメモリとは別に、縦横それぞれ解像度が半分
の描画用リフレッシュメモリと、太線化処理を行う演算
部を設け、容易に描画の太線化が行えるようにしたもの
である。
フレッシュメモリとは別に、縦横それぞれ解像度が半分
の描画用リフレッシュメモリと、太線化処理を行う演算
部を設け、容易に描画の太線化が行えるようにしたもの
である。
以下、図面を用いて詳細に説明する。
(実施例)
第1図は本発明の太線化処理回路を用いた一実施例とし
て、重畳表示方式による高精細画像情報蓄積表示装置に
適用した機能ブロック図である。
て、重畳表示方式による高精細画像情報蓄積表示装置に
適用した機能ブロック図である。
図中、]はファクシミリ等の文書入力部、2は入力した
文書を蓄積するハードディスク等の文書ファイル部、3
は後記するリフレッシュメモリ部5との転送速度の整合
をとるバッファメモリ部、4は文書ファイル部2に蓄積
されている描画座標列を直線により補間処理し描画像情
報に復号する描画用リフレッシュメモリ部、5は表示画
像情報を蓄積し表示画像信号を出力する文書用リフレッ
シュメモリ部、6は描画像情報を蓄積する描画用リフレ
ッシュメモリ部、7は描画用リフレッシュメモリ部6か
ら描画像情報を読出し太線化処理を行いながら表示画像
信号を出力する演算部、8は文書用リフレッシュメモリ
部5と演算部7からの表示画像信号を重畳する表示画像
信号合成部、9は重畳された表示画像信号を表示するC
RT等の表示部、10は文書用リフレッシュメモリ部5
.描画用リフレッシュメモリ部6.演算部79表示画像
信号合成部8等を制御して所望の表示画像を得る為のタ
イミング制御部、12は所望の文書の検索9表示を指示
する操作器部、11は操作器部12からの指示により装
置内各部を制御し動作指示をする制御部、13は描画像
を入力するスタイラス等を用いたタブレット等の描画入
力部である。
文書を蓄積するハードディスク等の文書ファイル部、3
は後記するリフレッシュメモリ部5との転送速度の整合
をとるバッファメモリ部、4は文書ファイル部2に蓄積
されている描画座標列を直線により補間処理し描画像情
報に復号する描画用リフレッシュメモリ部、5は表示画
像情報を蓄積し表示画像信号を出力する文書用リフレッ
シュメモリ部、6は描画像情報を蓄積する描画用リフレ
ッシュメモリ部、7は描画用リフレッシュメモリ部6か
ら描画像情報を読出し太線化処理を行いながら表示画像
信号を出力する演算部、8は文書用リフレッシュメモリ
部5と演算部7からの表示画像信号を重畳する表示画像
信号合成部、9は重畳された表示画像信号を表示するC
RT等の表示部、10は文書用リフレッシュメモリ部5
.描画用リフレッシュメモリ部6.演算部79表示画像
信号合成部8等を制御して所望の表示画像を得る為のタ
イミング制御部、12は所望の文書の検索9表示を指示
する操作器部、11は操作器部12からの指示により装
置内各部を制御し動作指示をする制御部、13は描画像
を入力するスタイラス等を用いたタブレット等の描画入
力部である。
第2図は描画用リフレッシュメモリ空間上の描画データ
と文書用リフレッシュメモリ空間に対応する太線化処理
によって作成した表示データとの関係を示す概念図で、
(a)は描画用リフレッシュメモリ空間上のデータ、(
b)は文書用リフレッシュメモリ空間に対応する作成さ
れたデータである。
と文書用リフレッシュメモリ空間に対応する太線化処理
によって作成した表示データとの関係を示す概念図で、
(a)は描画用リフレッシュメモリ空間上のデータ、(
b)は文書用リフレッシュメモリ空間に対応する作成さ
れたデータである。
第3図は演算部における処理を示したもので、(a)は
描画用リフレッシュメモリ部からの描画像情報を蓄積す
る描画情報用ラインメモリ、(b)は作成したデータを
蓄積するラインメモリを示す。
描画用リフレッシュメモリ部からの描画像情報を蓄積す
る描画情報用ラインメモリ、(b)は作成したデータを
蓄積するラインメモリを示す。
第4図は演算部における構成例を示す機能ブロック図で
あり、14は描画情報用2ライン分のラインメモリ、1
5は論理演算を行う論理回路、16は論理回路15で作
成した表示画像を後述する表示信号用ラインメモリに振
り分けるスイッチ、17は表示画像信号を蓄積し、表示
画像信号合成部8へ転送する表示画像信号2ライン分の
ダブルバッファ構成を持つ4ライン分の表示画像信号用
ラインメモリ、18は表示画像信号合成部8への表示画
像信号を選択し切り換えるスイッチ、19は演算部7全
体の制御を行う演算制御部である。
あり、14は描画情報用2ライン分のラインメモリ、1
5は論理演算を行う論理回路、16は論理回路15で作
成した表示画像を後述する表示信号用ラインメモリに振
り分けるスイッチ、17は表示画像信号を蓄積し、表示
画像信号合成部8へ転送する表示画像信号2ライン分の
ダブルバッファ構成を持つ4ライン分の表示画像信号用
ラインメモリ、18は表示画像信号合成部8への表示画
像信号を選択し切り換えるスイッチ、19は演算部7全
体の制御を行う演算制御部である。
第5図(a)は第4図の論理回路15の論理構成図、(
b)はその論理式であり、A、B、C,Dは描画情報用
ラインメモリ14より得られる処理対象画情報、I、I
T、I’ll、IVは本発明の太線化処理回路により処
理された表示画像信号である。
b)はその論理式であり、A、B、C,Dは描画情報用
ラインメモリ14より得られる処理対象画情報、I、I
T、I’ll、IVは本発明の太線化処理回路により処
理された表示画像信号である。
次に、本発明の詳細な説明する。
(i)情報の入力
操作器部12より文書入力指示が入力されると、制御部
11は文書入力部1と文書ファイル部2を制御し、文書
入力部1より入力される文書情報を文書ファイル部2へ
転送し格納する。また、操作器部12より描画入力指示
が入力されると制御部11は描画入力部13と文書ファ
イル部2を制御し、描画入力部13において、描画入力
部より入力される描画情報をサンプリングして得られる
描画座標情報を文書ファイル部2へ転送し格納する。
11は文書入力部1と文書ファイル部2を制御し、文書
入力部1より入力される文書情報を文書ファイル部2へ
転送し格納する。また、操作器部12より描画入力指示
が入力されると制御部11は描画入力部13と文書ファ
イル部2を制御し、描画入力部13において、描画入力
部より入力される描画情報をサンプリングして得られる
描画座標情報を文書ファイル部2へ転送し格納する。
(ji)文書の表示
操作部12から文書検索表示指示が入力されると、制御
部11は文書情報の格納場所を検出し、続いて文書ファ
イル部2、バッファメモリ部3を制御し、前記検出され
た文書ファイル部2の格納場所から該当する文書情報を
読出し、文書用リフレッシュメモリ部5へ転送する。
部11は文書情報の格納場所を検出し、続いて文書ファ
イル部2、バッファメモリ部3を制御し、前記検出され
た文書ファイル部2の格納場所から該当する文書情報を
読出し、文書用リフレッシュメモリ部5へ転送する。
バッファメモリ部3は、文書ファイル部2からの文書情
報を文書用リフレッシュメモリ部5のメモリリフレッシ
ュサイクルに合わせてリフレッシュメモリに書込む制御
を行う。文書用リフレッシュメモリ部5は、転送された
文書情報を表示画像信号合成部8へ表示画像信号として
出力する。
報を文書用リフレッシュメモリ部5のメモリリフレッシ
ュサイクルに合わせてリフレッシュメモリに書込む制御
を行う。文書用リフレッシュメモリ部5は、転送された
文書情報を表示画像信号合成部8へ表示画像信号として
出力する。
表示画像信号合成部8では、タイミング制御部10から
のタイミンク制御信号により、文書用リフレッシュメモ
リ部5からの表示画像信号と、演算部7からの表示画像
信号の論理和をとり表示部9へ出力する。
のタイミンク制御信号により、文書用リフレッシュメモ
リ部5からの表示画像信号と、演算部7からの表示画像
信号の論理和をとり表示部9へ出力する。
(用)描画の表示
操作器部12から描画検索表示指示が入力されると、制
御部11は描画情報の格納場所を検出し、続いて文書フ
ァイル部2、描画情報復号部4を制御し、前記検出され
た文書ファイル部2の格納場所から該当する描画座標情
報を読出し、描画情報復号部4へ転送する。
御部11は描画情報の格納場所を検出し、続いて文書フ
ァイル部2、描画情報復号部4を制御し、前記検出され
た文書ファイル部2の格納場所から該当する描画座標情
報を読出し、描画情報復号部4へ転送する。
描画情報復号部4では、文書ファイル部2からの描画座
標情報を用いて座標間を直線で結ぶ補間処理を行い、タ
イミング制御部10からのメモリリフレッシュサイクル
信号に合わせて描画用リフレッシュメモリ部6に書込む
。
標情報を用いて座標間を直線で結ぶ補間処理を行い、タ
イミング制御部10からのメモリリフレッシュサイクル
信号に合わせて描画用リフレッシュメモリ部6に書込む
。
(a)描画用リフレッシュメモリ部6では、タイミング
制御部10からのアドレス情報等の読出し信号により、
対応する描画情報を演算部7に転送する。
制御部10からのアドレス情報等の読出し信号により、
対応する描画情報を演算部7に転送する。
(b)演算部7では、第4図に示すように、描画用リフ
レッシュメモリ部6から転送されてきた描画情報を、一
旦、2ライン分の容量を有する描画情報用ラインメモリ
14に蓄積する。
レッシュメモリ部6から転送されてきた描画情報を、一
旦、2ライン分の容量を有する描画情報用ラインメモリ
14に蓄積する。
(C)描画情報用ラインメモリ14に2ライン分の描画
情報が転送されると、第3図(a)で規定される4ビツ
ト(A、B、C,D)を論理回路15に入力する。
情報が転送されると、第3図(a)で規定される4ビツ
ト(A、B、C,D)を論理回路15に入力する。
(d)論理回路15は、第5図で規定される論理で演算
を行い、その結果(T、II、III、IV)をスイッ
チ16と表示画像信号用ラインメモリ17を制御して第
3図(b)で規定される位置へ転送を行う。
を行い、その結果(T、II、III、IV)をスイッ
チ16と表示画像信号用ラインメモリ17を制御して第
3図(b)で規定される位置へ転送を行う。
(e)1ライン分の処理が終るまで(C)、(d)を繰
り返す。
り返す。
1ライン分の処理終了後、演算制御部19は、スイッチ
16.18を制御し、ダブルバッファになっている表示
画像信号用ラインメモリ17の表示画像信号を順次、表
示画像信号合成部8へ転送する。これと同時にタイミン
グ制御部10は、描画用リフレッシュメモリ部6を制御
し、新しい次の1ライン分の描画情報を描画情報用ライ
ンメモリ14に転送する。
16.18を制御し、ダブルバッファになっている表示
画像信号用ラインメモリ17の表示画像信号を順次、表
示画像信号合成部8へ転送する。これと同時にタイミン
グ制御部10は、描画用リフレッシュメモリ部6を制御
し、新しい次の1ライン分の描画情報を描画情報用ライ
ンメモリ14に転送する。
描画情報用ラインメモリ14は2ラインのうち古いライ
ンのデータを破棄し、転送されてきた新しいラインを取
り込み、(b)からの処理を順次行う。
ンのデータを破棄し、転送されてきた新しいラインを取
り込み、(b)からの処理を順次行う。
1ペ一ジ分の処理が終了した場合は、ページの先頭に戻
り順次データのリフレッシュを行う。
り順次データのリフレッシュを行う。
澄明の効果
以上説明したように、本発明は、文書用リフレッシュメ
モリとは別に、縦横それぞれ解像度が半分の描画用リフ
レッシュメモリと太線化処理を行う演算部を用い、容易
に太線化が行えるようにすることにより、高精細画像情
報と、スタイラスペン等による描画を用いた装置等にお
いて、描画用に文書用リフレッシュメモリと同一容量の
メモリを設定する必要がないこと、文書用リフレッシュ
メモリの上に描画を重畳する方式に較べ、描画の部分、
全面消去時の処理の煩雑さを避けることができ、描画消
去時間減少が図れること、等の利点がある。
モリとは別に、縦横それぞれ解像度が半分の描画用リフ
レッシュメモリと太線化処理を行う演算部を用い、容易
に太線化が行えるようにすることにより、高精細画像情
報と、スタイラスペン等による描画を用いた装置等にお
いて、描画用に文書用リフレッシュメモリと同一容量の
メモリを設定する必要がないこと、文書用リフレッシュ
メモリの上に描画を重畳する方式に較べ、描画の部分、
全面消去時の処理の煩雑さを避けることができ、描画消
去時間減少が図れること、等の利点がある。
第1図は本発明の太線化処理回路を用いた一実施例とし
て、重畳表示方式による高精細画像情報蓄積表示装置に
適用した機能ブロック図、第2図は描画用リフレッシュ
メモリ空間」二の描画データと文書用リフレッシュメモ
リ空間に対応する太線化処理によって作成した表示デー
タとの関係を示す概念図、第3図は演算部における処理
を示したもので、(a)は描画用リフレッシュメモリ部
からの描画像情報を蓄積する描画情報用ラインメモリ、
(b)は作成したデータを蓄積するラインメモリを示す
説明図、第4図は演算部における構成例を示す機能ブロ
ック図、第5図(a)は第4図の論理回路15の論理構
成図、(b)はその論理式である。 1 ・・立掛入力部、2 ・文書ファイル部、3 バ
ッファメモリ部、4 ・・ 描画情報復号部、5 文
書用リフレッシュメモリ部、6 ・・・描画用リフレッ
シュメモリ部、7 ・ 演算部、8 ・・ 表示画像信
号合成部、9 ・表示部、10・ タイミング制御部、
11・・・制御部、12 ・操作器部、13 ・描
画入力部、14 ・・描画情報用ラインメモリ、15
・ 論理回路、16.18・・ スイッチ、17 ・
・表示画像信号用ラインメモリ、19・・演算制御部。
て、重畳表示方式による高精細画像情報蓄積表示装置に
適用した機能ブロック図、第2図は描画用リフレッシュ
メモリ空間」二の描画データと文書用リフレッシュメモ
リ空間に対応する太線化処理によって作成した表示デー
タとの関係を示す概念図、第3図は演算部における処理
を示したもので、(a)は描画用リフレッシュメモリ部
からの描画像情報を蓄積する描画情報用ラインメモリ、
(b)は作成したデータを蓄積するラインメモリを示す
説明図、第4図は演算部における構成例を示す機能ブロ
ック図、第5図(a)は第4図の論理回路15の論理構
成図、(b)はその論理式である。 1 ・・立掛入力部、2 ・文書ファイル部、3 バ
ッファメモリ部、4 ・・ 描画情報復号部、5 文
書用リフレッシュメモリ部、6 ・・・描画用リフレッ
シュメモリ部、7 ・ 演算部、8 ・・ 表示画像信
号合成部、9 ・表示部、10・ タイミング制御部、
11・・・制御部、12 ・操作器部、13 ・描
画入力部、14 ・・描画情報用ラインメモリ、15
・ 論理回路、16.18・・ スイッチ、17 ・
・表示画像信号用ラインメモリ、19・・演算制御部。
Claims (1)
- 【特許請求の範囲】 文字や図形の描画情報を電気的に符号化して入力する描
画入力手段と、その入力描画情報を蓄積するメモリ手段
と、そのメモリ手段の有する記憶容量の縦横それぞれ2
倍の表示解像度を有する表示手段と、メモリ出力を表示
ライン単位に2ライン分蓄積するラインメモリ手段と、
そのラインメモリ手段に蓄積された描画情報から水平方
向及び垂直方向に連続する2×2の合計4画素を読出し
、その4画素から論理演算により新たな4画素を生成す
る手段と、その生成された4画素を2ライン分の表示情
報として蓄積するダブルバッファ構造を有するラインメ
モリ手段を具備し、前記メモリ手段から読出した2ライ
ン分の描画情報を用いて論理演算によって4画素を生成
する手段において、1画素ずつ水平方向に前記ラインメ
モリ手段内のデータ読出しアドレスを増加させ、前記4
画素のデータを前記ラインメモリ手段から読出し、前記
描画情報を2度ずつ使用して水平方向の解像度が2倍の
表示情報を生成すること、及び、 1ライン分のデータ処理終了時メモリ手段から次の1ラ
イン描画情報を読出し、先に使用した1ラインの描画情
報を再度使用して、その2ライン分の描画情報から新た
な2ラインの表示情報を生成することにより、縦横それ
ぞれ2倍の解像度を有する表示情報を生成し、表示手段
に2画素(2ライン)幅の描画を表示すること、及び、
前記2×2の4画素のデータ配列のパターンから前記表
示部に表示する場合に滑らかな変化となるように、4画
素データ生成時に演算を施すことを特徴とする太線化処
理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60020834A JPS61181271A (ja) | 1985-02-07 | 1985-02-07 | 太線化処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60020834A JPS61181271A (ja) | 1985-02-07 | 1985-02-07 | 太線化処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61181271A true JPS61181271A (ja) | 1986-08-13 |
Family
ID=12038086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60020834A Pending JPS61181271A (ja) | 1985-02-07 | 1985-02-07 | 太線化処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61181271A (ja) |
-
1985
- 1985-02-07 JP JP60020834A patent/JPS61181271A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
WO1997011447A1 (fr) | Dispositif d'affichage d'images | |
JPH06138856A (ja) | 出力ディスプレイ・システム | |
GB2269081A (en) | Image processing apparatus | |
JP3245229B2 (ja) | 表示制御装置および表示制御方法 | |
JP2001195347A (ja) | Dma転送装置 | |
JPS61181271A (ja) | 太線化処理回路 | |
JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
JPH0315196B2 (ja) | ||
JPS60251431A (ja) | メモリ表示装置 | |
JPS62236076A (ja) | フレ−ムバツフアメモリアクセス方式 | |
JPS6362750B2 (ja) | ||
JPS6125192B2 (ja) | ||
JP3431925B2 (ja) | 画像表示制御装置及びその方法 | |
JPS6113288A (ja) | 画像フレ−ム・メモリのアクセス制御回路 | |
JPS58187995A (ja) | 画像表示装置 | |
SU1462405A1 (ru) | Устройство дл отображени информации | |
JPH07146932A (ja) | 画像表示装置 | |
JPS61265680A (ja) | ビツトマツプ画像表示制御方式 | |
JPH0316036B2 (ja) | ||
JPH0421189A (ja) | 画像メモリ回路 | |
JPH0336676A (ja) | ピクセル描画装置 | |
JPS63680A (ja) | マルチウインドウ表示装置 | |
JPS6132136A (ja) | 画像表示装置 | |
JPH0415689A (ja) | 画像表示回路 |