JPS60251431A - メモリ表示装置 - Google Patents
メモリ表示装置Info
- Publication number
- JPS60251431A JPS60251431A JP10887084A JP10887084A JPS60251431A JP S60251431 A JPS60251431 A JP S60251431A JP 10887084 A JP10887084 A JP 10887084A JP 10887084 A JP10887084 A JP 10887084A JP S60251431 A JPS60251431 A JP S60251431A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- window
- data
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はメモリの内容をCRTや液晶などの表示機器に
表示する機能を有する装置に関するものである。
表示する機能を有する装置に関するものである。
従来例の構成とその問題点
近年パーソナルコンピュータなどにおいてはメモリ素子
の低価格化や表示制御の高度化に伴って、高解像度、多
色表示、スクロール、画面分割など画質の向上と多様な
機能が実現されつつある。またこれらの機器がより広く
普及するにつれ、更に見やすく使いやすい機器を安価に
提供することがめられてくる。例えば表示画面の中にも
う一つの画面を挿入するウィンド効果などは有効な表示
機能の一つである。多数の文字や図形の情報を処理する
ようになると、一画面中にはこれらの情報の一部しか表
示できないため、かくれている情報の一部を一時的に見
たい場合には、ウィンドを画面中に設けて表示させると
便利である。これにより操作者は画面全体を切換えるこ
となく二つの情報を同時に見ることができる。
の低価格化や表示制御の高度化に伴って、高解像度、多
色表示、スクロール、画面分割など画質の向上と多様な
機能が実現されつつある。またこれらの機器がより広く
普及するにつれ、更に見やすく使いやすい機器を安価に
提供することがめられてくる。例えば表示画面の中にも
う一つの画面を挿入するウィンド効果などは有効な表示
機能の一つである。多数の文字や図形の情報を処理する
ようになると、一画面中にはこれらの情報の一部しか表
示できないため、かくれている情報の一部を一時的に見
たい場合には、ウィンドを画面中に設けて表示させると
便利である。これにより操作者は画面全体を切換えるこ
となく二つの情報を同時に見ることができる。
以下に従来のウィンド機能を有するメモリ表示装置につ
いて説明する。一般にこれを実現する方法としてソフト
ウェアで行う場合と、ハードウェアで行う場合とがある
。
いて説明する。一般にこれを実現する方法としてソフト
ウェアで行う場合と、ハードウェアで行う場合とがある
。
第1図は従来のメモリ表示装置の構成を示すものである
。1はCPU、2は主記憶装置、3はシステムバス、4
は表示制御回路、5はセレクタである。6は表示メモリ
であり、記憶された表示データは表示制御回路4によシ
セレクタ6を介して順次読出されてシフトレジスタ7で
直列信号に変換し、CBr4に映出される。前記表示メ
モリ6は主記憶2と共にシステムバス3によりシステム
のC’PU1と接続されており、CPUによるデータの
読書きができる。この構成でウィンドをソフトウェアに
より実現する場合について第2図を用いて説明する。
。1はCPU、2は主記憶装置、3はシステムバス、4
は表示制御回路、5はセレクタである。6は表示メモリ
であり、記憶された表示データは表示制御回路4によシ
セレクタ6を介して順次読出されてシフトレジスタ7で
直列信号に変換し、CBr4に映出される。前記表示メ
モリ6は主記憶2と共にシステムバス3によりシステム
のC’PU1と接続されており、CPUによるデータの
読書きができる。この構成でウィンドをソフトウェアに
より実現する場合について第2図を用いて説明する。
今、任意に設定したウィンド領域6a中に前記主記憶装
置2の領域2aに記憶した表示データを表示する場合を
例にあげると、まず前記表示メモリ6のウィンド領域6
a内のデータを前記主記憶2の退避領域2bに転送退避
する。次に前記領域2aに記憶した表示データを前記ウ
ィンド領域6aに転送する。これにより前記CRTaに
はウィンドを伴った画面が映出される。転送動作はシス
テムのCPU1が行う。ウィンドを終了する場合には、
前記退避領域2bに退避したデータを前記ウィンド領域
6aに転送することにより前記表示メモリ6の内容は元
のデータが復元される。このようにして表示画面中にウ
ィンドの形成と復元が行われる。
置2の領域2aに記憶した表示データを表示する場合を
例にあげると、まず前記表示メモリ6のウィンド領域6
a内のデータを前記主記憶2の退避領域2bに転送退避
する。次に前記領域2aに記憶した表示データを前記ウ
ィンド領域6aに転送する。これにより前記CRTaに
はウィンドを伴った画面が映出される。転送動作はシス
テムのCPU1が行う。ウィンドを終了する場合には、
前記退避領域2bに退避したデータを前記ウィンド領域
6aに転送することにより前記表示メモリ6の内容は元
のデータが復元される。このようにして表示画面中にウ
ィンドの形成と復元が行われる。
この方法は前記表示メモリ6上に直接ソフトウェアでウ
ィンド内のデータを書込むため、余分なハードウェアが
不要であり構成が簡単になる。しかしデータの退避、ウ
ィンド内データの転送、復元と3回にわたってCPU1
によるデータ転送が必要であり、処理に時間がかかる欠
点がある。特にウィンド領域が大きくなった場合、低速
度のCPU1では操作者に対して煩わしさをもたらし、
操作性の欠陥を招く。
ィンド内のデータを書込むため、余分なハードウェアが
不要であり構成が簡単になる。しかしデータの退避、ウ
ィンド内データの転送、復元と3回にわたってCPU1
によるデータ転送が必要であり、処理に時間がかかる欠
点がある。特にウィンド領域が大きくなった場合、低速
度のCPU1では操作者に対して煩わしさをもたらし、
操作性の欠陥を招く。
第3図は他の従来のメモリ表示装置を示すものす図であ
る。本装置ではウィンド内に表示する表示データは前記
表示メモリ内に記憶している必要がある09はウィンド
回路であり、CPU1からウィンド領域6bとウィンド
内に表示する表示データ記憶領域6cの領域情報が与え
られるとこれに基いてウィンド部分の読出しアドレスを
生成する。すなわち前記表示制御回路4よシ出力する読
出アドレスは前記ウィンド回路9および前記セレクタ6
を介して前記表示メモリ6に与えられる。
る。本装置ではウィンド内に表示する表示データは前記
表示メモリ内に記憶している必要がある09はウィンド
回路であり、CPU1からウィンド領域6bとウィンド
内に表示する表示データ記憶領域6cの領域情報が与え
られるとこれに基いてウィンド部分の読出しアドレスを
生成する。すなわち前記表示制御回路4よシ出力する読
出アドレスは前記ウィンド回路9および前記セレクタ6
を介して前記表示メモリ6に与えられる。
しかし、前記ウィンド回路9は前記表示制御回路4のア
ドレス信号が前記ウィンド領域6b内のアドレスである
ことを検知し、この部分についてのみ前記表示データ記
憶領域6cのアドレスに変換した読出アドレスを前記セ
レクタ5に出力する。
ドレス信号が前記ウィンド領域6b内のアドレスである
ことを検知し、この部分についてのみ前記表示データ記
憶領域6cのアドレスに変換した読出アドレスを前記セ
レクタ5に出力する。
このようにして画面上にウィンドを形成する。
この方法は表示メモリ6の内容を直接書き換”える必要
がなく応答性が速いが、反面ハードウェアの構成が複雑
になり、特にウィンド領域を水平方向にビット単位で指
定したシ、また矩形以外の形状で実現することは難しく
、また高価になる。
がなく応答性が速いが、反面ハードウェアの構成が複雑
になり、特にウィンド領域を水平方向にビット単位で指
定したシ、また矩形以外の形状で実現することは難しく
、また高価になる。
以上のように従来の装置では、処理速度の低下やハード
ウェアの複雑化などを招くといった欠点があった。
ウェアの複雑化などを招くといった欠点があった。
発明の目的
本発明は上記従来の問題点を解消するものであり、構成
が簡単でかつ効果的なウィンド機能を有するメモリ表示
装置を提供することを目的とする。
が簡単でかつ効果的なウィンド機能を有するメモリ表示
装置を提供することを目的とする。
発明の構成
本発明は少なくとも、表示データを記憶する第 −1の
メモリと、もう一つの表示データを記憶する第2のメモ
リと、表示切換データを記憶する第3のメそりと、上記
第1.第2.第3のメモリを同時に読出して表示画面上
に表示する表示制御回路と、表示切換データを発生し上
記第3のメモリに書込む表示切換データ書込回路と、上
記第1のメモリと第2のメモリから読出した2つの出力
信号を上記第3のメモリから読出した出力信号に基いて
切換を行う切換回路とを具備して構成したことを特徴と
するメモリ表示装置であり、上記第3のメモリに直接ウ
ィンドの形状を表わす切換情報をビットハターンの形で
書込むことにより、任意の位置に任意の形状のウィンド
を表示画面中に形成できるようにしたものである。
メモリと、もう一つの表示データを記憶する第2のメモ
リと、表示切換データを記憶する第3のメそりと、上記
第1.第2.第3のメモリを同時に読出して表示画面上
に表示する表示制御回路と、表示切換データを発生し上
記第3のメモリに書込む表示切換データ書込回路と、上
記第1のメモリと第2のメモリから読出した2つの出力
信号を上記第3のメモリから読出した出力信号に基いて
切換を行う切換回路とを具備して構成したことを特徴と
するメモリ表示装置であり、上記第3のメモリに直接ウ
ィンドの形状を表わす切換情報をビットハターンの形で
書込むことにより、任意の位置に任意の形状のウィンド
を表示画面中に形成できるようにしたものである。
実施例の説明
第6図は本発明の一実施例におけるメモリ表示装置の要
部回路図である。10はシステムFyCP U 。
部回路図である。10はシステムFyCP U 。
11は主記憶装置、12はシステムバス、13は表示切
換データ書込回路、14は表示制御回路、16は表示ア
ドレスと書込/読出アドレスを切換るアドレスセレクタ
、16は表示データを記憶し第1のメモリを構成するメ
モリ、17はもう一つの表示データを記憶し第2のメモ
リを構成するメモリ、18は表示切換用のデータを記憶
し第3のメモリを構成するメモリである。19〜21は
それぞれデータバッファであり、これらの各バッファ1
9〜21を介して各メモリ16〜18への読書きのデー
タが授受される。22〜23はそれぞれシフトレジスタ
であり、各メモリ16〜18の出力データを並直列変換
し、切換回路25に入力し、CRT26に表示データを
映出する。
換データ書込回路、14は表示制御回路、16は表示ア
ドレスと書込/読出アドレスを切換るアドレスセレクタ
、16は表示データを記憶し第1のメモリを構成するメ
モリ、17はもう一つの表示データを記憶し第2のメモ
リを構成するメモリ、18は表示切換用のデータを記憶
し第3のメモリを構成するメモリである。19〜21は
それぞれデータバッファであり、これらの各バッファ1
9〜21を介して各メモリ16〜18への読書きのデー
タが授受される。22〜23はそれぞれシフトレジスタ
であり、各メモリ16〜18の出力データを並直列変換
し、切換回路25に入力し、CRT26に表示データを
映出する。
なお表示切換データ書込回路13は例えば描画機能を有
するLSIなどにより、それ自身が図形発生機能を有す
るよう構成しても良いが、本実施例では描画機能をCP
U10が行うものとして説明し、表示切換データ書込回
路13の一部にCPU10を含めるものとする。
するLSIなどにより、それ自身が図形発生機能を有す
るよう構成しても良いが、本実施例では描画機能をCP
U10が行うものとして説明し、表示切換データ書込回
路13の一部にCPU10を含めるものとする。
以上のように構成した実施例について以下に動作を説明
する。
する。
表示制御回路14はCRT26に水平及び垂直の同期信
号を出力すると同時に、表示アドレスをアドレスセレク
タ15を介してメモリ16〜18に出力し、同期信号に
同期してこの3つのメモリ16〜18が同時に読出され
る。各メモリ16〜18の読出出力信号はそれぞれシフ
トレジスタ22〜24に入力され、直列信号に変換後前
記切換回路25に入力される。
号を出力すると同時に、表示アドレスをアドレスセレク
タ15を介してメモリ16〜18に出力し、同期信号に
同期してこの3つのメモリ16〜18が同時に読出され
る。各メモリ16〜18の読出出力信号はそれぞれシフ
トレジスタ22〜24に入力され、直列信号に変換後前
記切換回路25に入力される。
第5図は切換回路25の具体的構成を示すものであり、
表示切換データ書込回路13より出力する切換イネーブ
ル信号(EN)がローレベルの場合にはシフトレジスタ
22の出力(ml)をオアゲー)27.dより出力し、
ハイレベルの場合には前記シフトレジスタ24の出力m
3がローレベル時には弓1を、またm3がハイレベル時
にはシフトレジスタ23の出力n2を前記オアゲート2
7dより出力する。なお27a 、27b 、27、C
はアンドゲート、27eはオアゲート、27 f 、2
7qはインバータである。従ってCRT26には、EN
がローレベルの時にはメモリ16の内容を全画面に亘っ
て映出し、またハイレベルの時にはメモリ18に記憶し
た表示切換データがハイレベルの領域(1のビットパタ
ーンが記憶されている領域)のみメモリ17の内容を映
出し、表示切換デー タカローレベルの領域(0のピッ
ドパターンが記憶されている領域)ではメモリ16の内
容を映出する。
表示切換データ書込回路13より出力する切換イネーブ
ル信号(EN)がローレベルの場合にはシフトレジスタ
22の出力(ml)をオアゲー)27.dより出力し、
ハイレベルの場合には前記シフトレジスタ24の出力m
3がローレベル時には弓1を、またm3がハイレベル時
にはシフトレジスタ23の出力n2を前記オアゲート2
7dより出力する。なお27a 、27b 、27、C
はアンドゲート、27eはオアゲート、27 f 、2
7qはインバータである。従ってCRT26には、EN
がローレベルの時にはメモリ16の内容を全画面に亘っ
て映出し、またハイレベルの時にはメモリ18に記憶し
た表示切換データがハイレベルの領域(1のビットパタ
ーンが記憶されている領域)のみメモリ17の内容を映
出し、表示切換デー タカローレベルの領域(0のピッ
ドパターンが記憶されている領域)ではメモリ16の内
容を映出する。
次に第7図を用いて各メモリ16〜18へのデータの書
込手順を説明する。第7図は各メモリの書込データとC
RTの表示画面を示すウィンドの使用例で、同図におい
てイ11ロ、ハそれぞれメモリ16,17.18の内容
を示し、二はCRTの表示画面を示している。
込手順を説明する。第7図は各メモリの書込データとC
RTの表示画面を示すウィンドの使用例で、同図におい
てイ11ロ、ハそれぞれメモリ16,17.18の内容
を示し、二はCRTの表示画面を示している。
まずCPU10は表示切換データ書込回路13に対しE
Nをローレベルにするよう指示し、この状態で表示切換
データ書込回路13を介して、バンクセレクト信号によ
りメモリ16を選択して、アドレスセレクタ15、及び
データバッファ19を介してメモリ16に所望する表示
データ28を書込む。この動作はウィンドを使用しない
時の通常の動作であり表示画面には表示データ28が全
面に亘って表示されている。ウィンドを表示する場合に
は、まずCPU10はバンクセレクト信号により前記メ
モリ17を選択し、ウィンドの表示位置に所望するウィ
ンド内表示データ29をメモリ17に書込む。この状態
ではまだウィンドの表示は行われない0次にCPU10
はバンクセレクト信号によりメモリ18を選択し、所望
のウィンド表示位置に所望する形状でメモリ18に表示
切換データ30を書込む。本例では画面の中央に菱形の
ウィンド領域30 aを形成している。表示切換データ
はウィンド領域外は全てOのビットパターンを、またウ
ィンド領域内は1のビットパターンになるように書込む
。この状態でCPU10が前記表示切換データ書込回路
13に対しENをノ・イレベルにするよう指示すると、
前述したようにメモリ18の出力信号に基いてメモリ1
6とメモリ17のいずれかの出力信号が選択されてCR
T26に出力されるため、第7図工に示す表示画面を映
出しウィンドが形成される。ウィンドを終了する場合に
はENをローレベルにすれば直ちに元の画面メモリ16
内の表示データ28に復元する。
Nをローレベルにするよう指示し、この状態で表示切換
データ書込回路13を介して、バンクセレクト信号によ
りメモリ16を選択して、アドレスセレクタ15、及び
データバッファ19を介してメモリ16に所望する表示
データ28を書込む。この動作はウィンドを使用しない
時の通常の動作であり表示画面には表示データ28が全
面に亘って表示されている。ウィンドを表示する場合に
は、まずCPU10はバンクセレクト信号により前記メ
モリ17を選択し、ウィンドの表示位置に所望するウィ
ンド内表示データ29をメモリ17に書込む。この状態
ではまだウィンドの表示は行われない0次にCPU10
はバンクセレクト信号によりメモリ18を選択し、所望
のウィンド表示位置に所望する形状でメモリ18に表示
切換データ30を書込む。本例では画面の中央に菱形の
ウィンド領域30 aを形成している。表示切換データ
はウィンド領域外は全てOのビットパターンを、またウ
ィンド領域内は1のビットパターンになるように書込む
。この状態でCPU10が前記表示切換データ書込回路
13に対しENをノ・イレベルにするよう指示すると、
前述したようにメモリ18の出力信号に基いてメモリ1
6とメモリ17のいずれかの出力信号が選択されてCR
T26に出力されるため、第7図工に示す表示画面を映
出しウィンドが形成される。ウィンドを終了する場合に
はENをローレベルにすれば直ちに元の画面メモリ16
内の表示データ28に復元する。
以上のようにしてウィンドの形成、復元を容易に行うこ
とができる。またウィンドの表示内容を変更しない限シ
、以後のウィンドの形成と復元は単にEN信号を切換え
るだけで高速に行える。
とができる。またウィンドの表示内容を変更しない限シ
、以後のウィンドの形成と復元は単にEN信号を切換え
るだけで高速に行える。
なおメモリ18はウィンドの表示設定位置や形状の荒さ
の許す範囲で前記メモリ16及びメモ、す17に比して
画素数を減らすことが可能であり、少ないメモリ容量で
も実現できる。またメモリ18は実施例では表示切換デ
ータ記憶専用としたが切換回路26を変更することによ
り、ウィンドを使用したい場合には前記メモリ16、メ
モリ17と同様に通常の表示データ記憶用メモリとして
も活用できる。更に本実施例ではウィンドの形状を菱形
としたが、円や矩形などあらゆる任意の形状が可能であ
りまたウィンドの設定位置もビット単位で行える。そし
て前記メモリ18を例えば小さい矩形データから徐々に
大きい矩形データに書換えていくことにより、表示画面
上にこれに対応した動的なウィンドが表現できる。また
CPU1 oがメモリ17あるいはメモリ18にウィン
ド内表示データあるいはウィンド表示切換データを書換
え中には、ENをローレベルにしておき、書換え終了後
にハイレベルにすることにより操作者に書換え中の煩わ
しさを与えることなく瞬時にウィンドが形成したような
印象を与えることができる。
の許す範囲で前記メモリ16及びメモ、す17に比して
画素数を減らすことが可能であり、少ないメモリ容量で
も実現できる。またメモリ18は実施例では表示切換デ
ータ記憶専用としたが切換回路26を変更することによ
り、ウィンドを使用したい場合には前記メモリ16、メ
モリ17と同様に通常の表示データ記憶用メモリとして
も活用できる。更に本実施例ではウィンドの形状を菱形
としたが、円や矩形などあらゆる任意の形状が可能であ
りまたウィンドの設定位置もビット単位で行える。そし
て前記メモリ18を例えば小さい矩形データから徐々に
大きい矩形データに書換えていくことにより、表示画面
上にこれに対応した動的なウィンドが表現できる。また
CPU1 oがメモリ17あるいはメモリ18にウィン
ド内表示データあるいはウィンド表示切換データを書換
え中には、ENをローレベルにしておき、書換え終了後
にハイレベルにすることにより操作者に書換え中の煩わ
しさを与えることなく瞬時にウィンドが形成したような
印象を与えることができる。
発明の効果
上記実施例より明らかなように本発明によるメモリ表示
装置は第1のメモリと第2のメモリに加えて、表示切換
データを記憶する第3のメモリと同メモリの出力から得
られる切換情報に基いて表示データの切換を行う切換回
路を設けたことにより、簡易なハードウェアでしかも比
較的高速に画面上の任意の位置に任意の形状で、効果的
なウィンドを形成し得るものである。
装置は第1のメモリと第2のメモリに加えて、表示切換
データを記憶する第3のメモリと同メモリの出力から得
られる切換情報に基いて表示データの切換を行う切換回
路を設けたことにより、簡易なハードウェアでしかも比
較的高速に画面上の任意の位置に任意の形状で、効果的
なウィンドを形成し得るものである。
第1図は従来のメモリ表示装置のブロック図、第2図は
そのウィンド動作を説明するための図、第3図は他の従
来のメモリ表示装置のブロック図、第4図はそのウィン
ド動作を説明するための図、第5図は本発明の一実施例
によるメモリ表示装置の要部ブロック図、第6図は同切
換回路の具体的な構成を示す回路図、第7図は同ウィン
ドの動作を説明するだめの図である。 10・・・・・・CPU、13・・・・・・表示切換デ
ータ書込回路、14・・・・・・表示制御回路、16〜
18・山・・メモリ、25・・・・・・切換回路。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第3図 14 第4図 7 b 第5図 第6図 第7図 □ □ □ 一?8 2Q 30 −30a。 、31
そのウィンド動作を説明するための図、第3図は他の従
来のメモリ表示装置のブロック図、第4図はそのウィン
ド動作を説明するための図、第5図は本発明の一実施例
によるメモリ表示装置の要部ブロック図、第6図は同切
換回路の具体的な構成を示す回路図、第7図は同ウィン
ドの動作を説明するだめの図である。 10・・・・・・CPU、13・・・・・・表示切換デ
ータ書込回路、14・・・・・・表示制御回路、16〜
18・山・・メモリ、25・・・・・・切換回路。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図 第3図 14 第4図 7 b 第5図 第6図 第7図 □ □ □ 一?8 2Q 30 −30a。 、31
Claims (1)
- 表示データを記憶する第1のメモリと、他の表示データ
を記憶する第2のメモリと、表示切換データを記憶する
第3のメモリと、前記第1.第2゜第3のメモリを同時
に読出して表示画面上に表示する表示制御回路と、表示
切換データを発生し、前記第3のメモリに書込む表示切
換データ書込回路と、前記第1.第2のメモリがら読出
した2つの出力信号を前記第3のメモリがら読出した出
力信号に基いて切換を行う切換回路とを真備した。こと
を特徴とするメモリ表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10887084A JPS60251431A (ja) | 1984-05-29 | 1984-05-29 | メモリ表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10887084A JPS60251431A (ja) | 1984-05-29 | 1984-05-29 | メモリ表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60251431A true JPS60251431A (ja) | 1985-12-12 |
Family
ID=14495671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10887084A Pending JPS60251431A (ja) | 1984-05-29 | 1984-05-29 | メモリ表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60251431A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62241083A (ja) * | 1986-01-02 | 1987-10-21 | テキサス インスツルメンツ インコ−ポレイテツド | コンピユ−タデイスプレイ用ポ−トホ−ルウインドシステム |
JPS63113725A (ja) * | 1986-10-31 | 1988-05-18 | Toshiba Corp | 画像情報処理装置 |
US4769636A (en) * | 1985-08-14 | 1988-09-06 | Hitachi, Ltd. | Display control method for multi-window system |
-
1984
- 1984-05-29 JP JP10887084A patent/JPS60251431A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4769636A (en) * | 1985-08-14 | 1988-09-06 | Hitachi, Ltd. | Display control method for multi-window system |
JPS62241083A (ja) * | 1986-01-02 | 1987-10-21 | テキサス インスツルメンツ インコ−ポレイテツド | コンピユ−タデイスプレイ用ポ−トホ−ルウインドシステム |
JPS63113725A (ja) * | 1986-10-31 | 1988-05-18 | Toshiba Corp | 画像情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63153583A (ja) | 表示装置 | |
JPH06208351A (ja) | マルチメディア表示装置 | |
KR100255259B1 (ko) | 처리 회로소자를 메모리와 접속시키기 위한 회로소자, 시스템 및 방법 | |
US4924432A (en) | Display information processing apparatus | |
JPH087560B2 (ja) | 画像情報表示装置 | |
JPH08278778A (ja) | 画像表示制御方法及び画像表示制御装置 | |
JPS60251431A (ja) | メモリ表示装置 | |
JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
JPH0325684A (ja) | 画像描画制御装置 | |
JPS6035075B2 (ja) | Crt表示装置 | |
JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
JPS62113193A (ja) | 記憶回路 | |
JPH04151195A (ja) | 画像表示装置 | |
JP3245032B2 (ja) | 画像オーバーレイ装置及び方法 | |
JPS63245716A (ja) | マルチウインドウ表示装置 | |
JP3265791B2 (ja) | Ohp用表示装置 | |
JP3124166B2 (ja) | Vramの表示アドレス演算回路 | |
JP2636834B2 (ja) | 画像処理装置 | |
JPS61162084A (ja) | パタ−ン表示装置 | |
KR0148894B1 (ko) | 그래픽스 가속 시스템 | |
JP2000250510A (ja) | 表示制御装置 | |
JPS59151186A (ja) | 文字表示装置 | |
JPH07199907A (ja) | 表示制御装置 | |
JPH0550013B2 (ja) | ||
JPS6296988A (ja) | 高精細デイスプレイ装置 |