JPH0315196B2 - - Google Patents

Info

Publication number
JPH0315196B2
JPH0315196B2 JP59207843A JP20784384A JPH0315196B2 JP H0315196 B2 JPH0315196 B2 JP H0315196B2 JP 59207843 A JP59207843 A JP 59207843A JP 20784384 A JP20784384 A JP 20784384A JP H0315196 B2 JPH0315196 B2 JP H0315196B2
Authority
JP
Japan
Prior art keywords
address
memory
image
display
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59207843A
Other languages
English (en)
Other versions
JPS6184687A (ja
Inventor
Tatsuyuki Oohama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP59207843A priority Critical patent/JPS6184687A/ja
Publication of JPS6184687A publication Critical patent/JPS6184687A/ja
Publication of JPH0315196B2 publication Critical patent/JPH0315196B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、ラスタスキヤン型デイスプレイを用
いて、グラフイツク表示を行なうのに好適なデイ
スプレイ装置に関する。
(ロ) 従来の技術 特開昭59−91486号公報に開示されているよう
に、画像データを記憶する画像メモリを所定の大
きさのメモリブロツクに区画し、各区画画像デー
タの画像メモリにおける記憶区画領域を示す区画
データを、区画画像データの画像メモリからの読
出し順序に対応して記憶するマツピングメモリを
設け、このマツピングメモリの内容を書換えるこ
とにより、画像メモリの内容を直接書換えること
なしに、画像配置の変更を行なうデイスプレイ装
置が従来より提案されていた。
(ハ) 発明が解決しようとする問題点 従来の技術においては、所定の大きさのメモリ
ブロツク単位にしか画像配置の変更が行なえず、
任意の大きさの画像の配置変更や、ドツト単位の
連続的な画像の移動、あるいは、画像の反転等の
処理を行なうことは不可能であつた。このため、
このような処理を行なうにはやは画像メモリの画
像データの書換えをしなければならなかつた。
又、ドツト単位の画像の移動、即ち、ドツトス
クロールに関しては、通常、CRTコントローラ
が画像メモリの読出し先頭アドレスを指定するス
タートアドレスレジスタを備えているため、画像
メモリの連続した領域を画面に表示する際には、
画面全体をドツトスクロールすることが可能であ
るが、マツピングメモリを用いて画像メモリの不
連続なメモリブロツクを組合せて画面表示を行な
う場合には、従来の如きスタートアドレスの変更
を行なつてもドツトスクロールを実行することは
不可能であつた。
(ニ) 問題点を解決するための手段 本発明は、表示すべきドツトイメージの画像デ
ータを記憶する1画面分以上の容量を有する画像
メモリと、表示すべき画面位置を表わす表示アド
レス及び該画面位置でスキヤンすべきラスタを表
わすラスタアドレスを発生するアドレス発生手段
と、前記画像メモリを所定の大きさに区画したメ
モリブロツクの座標を示す列アドレス及び行アド
レスより成るブロツクアドレスに前記表示アドレ
スを変換する書換え可能なブロツクアドレスマツ
プメモリと、前記画像メモリの行方向をラスタに
対応した1ドツトライン単位で分割したシリアル
なラインアドレスに前記行アドレス及びラスタア
ドレスを変換する書換え可能なラインアドレスマ
ツプメモリとを備え、前記列アドレスと前記ライ
ンアドレスにより前記画像メモリをアドレス指定
して画像データを読み出すように、グラフイツク
デイスプレイ装置を構成し、上記課題を解決する
ものである。
(ホ) 作用 本発明では、ブロツクアドレスマツプメモリに
より、アドレス発生手段からの表示アドレスは、
画像メモリの所定の大きさのメモリブロツクの座
標を示す列アドレス及び行アドレスより成るブロ
ツクアドレスに変換され、ラインアドレスマツプ
メモリでは、アドレス発生手段からのラスタアド
レス及びブロツクアドレスマツプメモリからの行
アドレスが、画像メモリの行方向をラスタに対応
する1ドツトライン単位で分割した各ドツトライ
ンをシリアルなアドレスで表わすラインアドレス
に変換され、画像メモリは列アドレスとラインア
ドレスによりアドレス指定される。依つて、表示
アドレス及びラスタアドレスにより指定される画
面位置には、画像メモリの列アドレス及びライン
アドレスによりアドレス指定される画像データが
表示されることとなり、両マツプメモリの内容を
変更することにより行方向は1ドツトライン単位
で画像の配置変更あるいは移動が可能となる。
(ヘ) 実施例 第1図は本発明の実施例を示すブロツク図であ
り、1R〜1Bは、R,G,Bの各々に対して設
けられ、画像データを記憶する1プレーンが1画
面分以上の容量を有する3プレーンの画像メモ
リ、2は表示アドレスMA及びラスタアドレス
RAを発生するCRTコントローラ、3は表示アド
レスMAがアドレスとして与えられ、列アドレス
X及び行アドレスYを出力するブロツクアドレス
マツプメモリ、4は行アドレスY及びラスタアド
レスRAがアドレスとして与えられ、ラインアド
レスLAを出力するラインアドレスマツプメモリ、
5R〜5Bは、R,G,B各々の画像メモリ1R
〜1Bから読出したパラレルデータをシリアルデ
ータに変換し、カラーCRTデイスプレイ(図示
せず)に送出するパラレルシリアル変換回路P/
S、6は両マツプメモリ及び画像メモリにデータ
バスDBUSを介してデータを書込むためのCPU、
7〜9はアドレスバスABUSを介してCPUから
与えられるアドレスと、CRTコントローラある
いはマツプメモリから与えられるアドレスとを、
タイミングコントロール回路(図示せず)からの
キヤラクタクロツクCLKに応じて選択するマル
チプレクサMPX、10はCPUからのアドレスと
リードストローブ信号RSTB及びライトストロー
ブ信号WSTBとを入力し、マツプメモリ3,4
及び画像メモリ1R,1G,1Bのメモリ選択を
行ない、且つ、読出し及び書込みの制御を行なう
リードライト制御回路であり、画像メモリ1R〜
1BにはCPUから所定の順序で画像データが記
憶される。
CRTコントローラ2は、例えば、日立製
HD46505Sのような一般的なものであり、第2図
に示すように、デイスプレイ画面が640×400ドツ
ト即ち80字×25行の構成である場合、表示アドレ
スMAは、画面上のM×Nドツト、例えば、8×
16ドツトの表示空間の位置を示すものであり、こ
の場合、画面左上端から右下端に向かつて、0〜
1999のアドレスが割り当てられている。又、ラス
タアドレスRAは、表示アドレスにより指定され
る画面の1表示空間においてスキヤンすべきラス
タを表わすものであり、この場合、各表示空間に
対して0〜15までのラスタアドレスが出力され
る。
一方、画像メモリ1R〜1Bの1プレーンは、
例えば、第3図に示すように、1画面分の容量
640×400ドツト以上の1024×512ドツトの容量を
有しており、画像メモリ1Rをm×nドツト、例
えば、8×16ドツトのメモリブロツクに区画し、
各メモリブロツクの座標を、列アドレスX及び行
アドレスYより成るブロツクアドレス0,0〜1
27,31として表わしている。又、画像メモリ
1Rの行方向をラスタに対応する1ドツトライン
単位で分割し、各ドツトラインをシリアルなライ
ンアドレス0〜511で表わすこととしている。
そこで、ブロツクアドレスマツプメモリ3に、
第4図イに示すように、表示アドレスMAに対し
てブロツクアドレスX及びYを書込み、ラインア
ドレスマツプメモリ4には、第4図ロに示すよう
に、行アドレスY及びラスタアドレスRAに対し
てラインアドレスLAを書込めば、通常設定状態
となり、列アドレスXが0〜79、ラインアドレス
LAが0〜399の第3図太線で示される領域が画面
上に表示されることとなる。そして、両マツプメ
モリ3及び4の内容を適当に変更すれば、画像の
配置変更及び移動が可能となる。
次に、具体例を上げて画像の配置変更及び移動
の様子を説明する。ここでは、説明の便宜上、第
5図に示すように、表示アドレスMAは画面の4
×4ドツトの表示空間をアドレス指定し、1画面
は16×16ドツトの容量を有し表示アドレス0〜15
が割り当てられており、ラスタアドレスは0〜3
が出力されるものとする。又、画像メモリ1Rは
第6図に示すように、32×32ドツトの容量を有
し、4×4ドツトのメモリブロツクに分割されて
いるものとする。依つて、列アドレスX及び行ア
ドレスYは0〜7、ラインアドレスLAは0〜31
となる。
そこで、今、画面メモリ1Rに第6図に示すよ
うな画像に対応する画像データがCPU6により
記憶されており、これら画像を組合わせてデイス
プレイの画面上に第7図イに示すような表示を行
なおうとしているとする。この場合、ブロツクア
ドレスマツプメモリ3には、第8図イに示すよう
に、表示アドレスMAに対応する画面位置に表示
すべき画像データを記憶しているメモリブロツク
の列アドレスX及び行アドレスYを書込む。即
ち、例えば、表示アドレス「2」の画面位置に
は、X,Yが5,4のメモリブロツクの画像デー
タを表示したいのであるから、表示アドレス
「2」に対して5,4のブロツクアドレスを書込
む。又、ラインアドレスマツプメモリ4には、第
8図ロに示すような通常設定をしておけばよい。
すると、例えば、CRTコンントローラ2から
表示アドレスMAとして「2」、そして、ラスタ
アドレスRAとして「0」が与えられたときに
は、列アドレススXが「5」、ラインアドレスLA
が「16」と変換されるので、画像メモリ1Rの例
アドレスXが「5」でラインアドレスLAが「16」
の1ワード4ビツトの画像データが画面上では表
示アドレスMAが「2」でラスタアドレスRAが
「0」の画面位置に表示される。以下、同様にし
て、第7図イの表示が行なわれる。
次に、第7図イのような画面表示において、下
半分の画像を垂直上方向にドツトスクロールした
いとする。この場合には、ブロツクアドレスマツ
プメモリ3の内容は書換えず、ラインアドレスマ
ツプメモリ4において、第8図ハに示すように、
下半分の画像に対応するラインアドレスLAの値
「8」,「9」,……,「15」を、各々インクリメン
トした「9」,「10」,……,「16」に変更し、1画
面スキヤン終了の後、順次、同様の書換えを行な
えばよく、このようにすれば、画面上では、同一
表示アドレスの同一ラスタアドレスには、画像メ
モリ1Rの1ドツトラインづつ後の画像データが
順次表示されて、第7図ロのように、ドツトスク
ロールが実行される。尚、この場合、例えば、画
像メモリ1Rの最終ラインアドレス「31」にはス
ペースデータ以外の画像データを書込まないよう
にしておき、ラインアドレスマツプメモリ4の行
アドレスYが「2」及び「3」に対応するライン
アドレスLAとして、第8図ハの点線で示す「16」
以上のラインアドレスの代わりにラインアドレス
「31」を書込んでおけば、関連のない画像データ
がドツトスクロールによつて表示されることが防
止される。
更に、次には、第7図イの画面表示後、右上半
分の錠穴形の画像において、下部3/4の画像デー
タを第7図ハに示すように、他の画像データに差
し換えたいとする。
この場合には、ブロツクアドレスマツプメモリ
3の内容は書換えず、第8図ニに示すように、ラ
インアドレスマツプメモリ4において、差し換え
たい画像に対するラインアドレスを変更すればよ
い。
又、第7図イの画面表示において、左上半分の
三角形の画像に対応するラインアドレスLAの値
を、第8図ホに示すように逆に書込めば、第7図
ニに示すような画像データの反転も行なえる。
以上説明した具体例は、本発明の応用例の一部
に過ぎず、ドツトスクロールや画像の反転を画面
全体に対して行なえることは言うまでもなく、他
にも数々の処理が可能となる。
ところで、本実施例においては、表示アドレス
により指定される表示空間M×Nドツトと、分割
した画像メモリの1メモリブロツクの容量m×n
ドツトを同一に設定した場合について説明した
が、必ずしも同一にする必要はなく、m>M、n
>Nとなるように設定すればよい。
このように、本発明では2つのマツプメモリ3
及び4の内容を変更するだけで、画像メモリの内
容を書換えることなく、画面の垂直方向において
は、1ドツトライン単位の画像の移動が可能とな
る。
(ト) 発明の効果 本発明に依れば、画面の垂直方向には1ドツト
ライン単位で画像の移動が可能となるので、任意
の大きさの画像データの配置変更やドツトスクロ
ール、あるいは、画像の反転が容易に行なえ、処
理速度が速くなる。特に、ドツトスクロールや画
像の反転は、画像メモリの不連続なメモリブロツ
クに記憶された画像データを組合わせて表示する
場合も、実行可能となり、更には、画面全体だけ
でなく一部の画像についても行なうことができ、
非常に便利となる。
【図面の簡単な説明】
第1図は本発明の実施例を示すブロツク図、第
2図及び第5図は画面と表示アドレス及びラスタ
アドレスとの対応を示す説明図、第3図は画像メ
モリとブロツクアドレス及びラインアドレスとの
対応を示す説明図、第4図イ及びロは各マツプメ
モリの内容を示す説明図、第6図は画像メモリと
画像データとの関係を示す説明図、第7図イ〜ニ
は表示例を示す説明図、第8図イ〜ホは第7図イ
〜ニに対応した各マツプメモリの内容を示す説明
図である。 主な図番の説明、1R〜1B……画像メモリ、
2……CRTコントローラ、3……ブロツクアド
レスマツプメモリ、4……ラインアドレスマツプ
メモリ、6……CPU。

Claims (1)

    【特許請求の範囲】
  1. 1 表示すべきドツトイメージの画像データを記
    憶する1画面分以上の容量を有する画像メモリ
    と、表示すべき画面位置を表わす表示アドレス及
    び該画面位置でスキヤンすべきラスタを表わすラ
    スタアドレスを発生するアドレス発生手段と、前
    記画像メモリを所定の大きさに区画したメモリブ
    ロツクの座標を示す列アドレス及び行アドレスよ
    り成るブロツクアドレスに前記表示アドレスを変
    換する書換え可能なブロツクアドレスマツプメモ
    リと、前記画像メモリの行方向をラスタに対応し
    た1ドツトライン単位で分割したシリアルなライ
    ンアドレスに前記行アドレス及びラスタアドレス
    を変換する書換え可能なラインアドレスマツプメ
    モリとを備え、前記列アドレスと前記ラインアド
    レスにより前記画像メモリをアドレス指定して画
    像データを読み出すようにしたことを特徴とする
    グラフイツクデイスプレイ装置。
JP59207843A 1984-10-02 1984-10-02 グラフィックディスプレイ装置 Granted JPS6184687A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59207843A JPS6184687A (ja) 1984-10-02 1984-10-02 グラフィックディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59207843A JPS6184687A (ja) 1984-10-02 1984-10-02 グラフィックディスプレイ装置

Publications (2)

Publication Number Publication Date
JPS6184687A JPS6184687A (ja) 1986-04-30
JPH0315196B2 true JPH0315196B2 (ja) 1991-02-28

Family

ID=16546444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59207843A Granted JPS6184687A (ja) 1984-10-02 1984-10-02 グラフィックディスプレイ装置

Country Status (1)

Country Link
JP (1) JPS6184687A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1012301B (zh) * 1984-10-16 1991-04-03 三洋电机株式会社 显示装置
FR2582132B1 (fr) * 1985-05-15 1987-07-17 O Donnell Ciaran Circuit de memoire d'image virtuelle permettant le multifenetrage
JPH0747327B2 (ja) * 1987-07-25 1995-05-24 シャープ株式会社 画像処理装置
JPH01295111A (ja) * 1988-05-23 1989-11-28 Yokogawa Electric Corp 画像表示計器の画像制御手段
GB2287628B (en) * 1993-09-16 1997-11-05 Namco Ltd A display scrolling circuit and a method of scrolling a display image

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897378A (ja) * 1981-12-04 1983-06-09 任天堂株式会社 走査形デイスプレイの表示制御方法および表示制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897378A (ja) * 1981-12-04 1983-06-09 任天堂株式会社 走査形デイスプレイの表示制御方法および表示制御装置

Also Published As

Publication number Publication date
JPS6184687A (ja) 1986-04-30

Similar Documents

Publication Publication Date Title
US5959638A (en) Method and apparatus for constructing a frame buffer with a fast copy means
JPS592905B2 (ja) デイスプレイ装置
JP3477666B2 (ja) 画像表示制御装置
JPH0315196B2 (ja)
JPH08202310A (ja) 画面駆動回路
JPS6228474B2 (ja)
JPS62127790A (ja) マルチウインドウ表示制御方式
JPS60144789A (ja) 文字図形表示制御装置
JP2506960B2 (ja) ディスプレイ制御装置
JPS6228473B2 (ja)
JP3319031B2 (ja) 表示装置
SU1462405A1 (ru) Устройство дл отображени информации
JPS6213671B2 (ja)
JPS6142683A (ja) Crt表示装置
JPS607478A (ja) 画像表示装置
JPH0316037B2 (ja)
JPH0227677B2 (ja)
JPH07311567A (ja) 画像出力方法及び装置
JPH0558199B2 (ja)
JPS6159391A (ja) 静止画移動回路
JPH06308934A (ja) グラフィックディスプレイ表示装置および方法
JPH0588660A (ja) グラフイツクデータ描画装置
JPH0631922B2 (ja) ディスプレイ装置
JPS59184393A (ja) カ−ソル表示装置
JPS61141484A (ja) 画像表示装置