JPS6116529A - 半導体装置表面の平坦化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置表面の平坦化方法、詳しくは、同装
置表面に生じた凹部を絶縁物等で埋めることによって、
表面を平坦化する方法に関するものである。

従来例の構成とその問題点 近年、半導体集積回路の高集積化にともない、素子の加
工寸法は縮小の一途をたどっている。ところが、配線金
属層の厚さに関しては配線抵抗の増大の点から、また素
子間分離層の厚さに関しては寄生トランジスタ効果の増
大の点から、いずれも、比例縮小的に小さくすることは
できない。従って、配線金属層を例にとると、その幅と
厚さとが同程度の寸法となシ、結果として半導体装置の
表面は激しい凹凸を持つようになる。このような表面の
凹凸は、その上に形成される配線金属の段差部での断線
などの原因となり、素子歩留の著しい低下を招く０その
ため、このような表面の凹凸を絶縁物等により平坦化す
る方法が種々提案されている。以下、従来の表面平坦化
方法の一例について図面により概略的に述べる。

第１図（ａ）　、　（ｂ）は、従来例の表面平坦化方法
を工程順に示す流れ図である。

第１図（−）は、金属配線形成工程が完了した時点の半
導体装置の断面図であり、シリコン基板１上に熱酸化膜
２．金属配線層３が形成されている。

金属配線層３の最小幅と厚さとは同程度の寸法であり、
かつ、金属配線層３の隣接相互間に最小幅と深さとが同
程度の寸法であるような間げき４が形成されている。

次に、第１図（ｂ）に示すように、表面全面に金属配線
層３と同程度の厚さのＣＶＤ法で形成されたシリコン酸
化膜（以下、５１０２膜という）５を成長させ、通常の
フォトリングラフィ法により、金属配線層３上のＳｉｏ
２膜６を除去する。これにより、間げき４は埋めること
ができるが、一般にフォトリングラフィ法ではマスク合
せずれをゼロにすることは不可能であるため、結果とし
て、金属配線層３上の突起６および金属配線層３と５ｉ
ｎ２膜６との間の空げき７のいずれか一方丑たは両方が
形成されてしまう。突起６を除去したり、または空げき
７を埋め込んで表面を平坦にするためには、非常に複雑
な工程が必要であり、工程数が多く、また制御も容易で
ないため、かえって歩留の低下を招くことがある。

マスク合せずれを防ぐために、フォトレジストを用いた
リフトオフ法によ）、金属配線層３上の３１０２膜を自
己整合的に除去し、間げき４を埋め込む方法も提案され
ているが、やはり金属配線層とＳ　ｉＯ２膜との間に空
げきが形成され、その空げきを埋めるのに複雑な工程を
要することに変わりはない。

発明の目的 本発明は、上述のような従来例の問題点を解消するもの
であり、工程が簡単であり、かつ、高集積化に適した半
導体装置表面の平坦化方法を提供するものである。

発明の構成 本発明は、要約するに、半導体装置表面の一部を光化学
反応により選択的に食刻する工程と、食刻に用いた反応
室から前記半導体装置を取シ出すことなく、前記食刻工
程により食刻された部分と大略同一部分に光化学反応に
より選択的に絶縁膜を形成する工程とをそなえた半導体
装置の表面平坦化方法であり、これにより、簡単な工程
で、突起や空げきの無い平坦な表面を有する半導体装置
を実現することが可能である。

実施例の説明 以下に、実施例を参照して、本発明の詳細な説明する。

第２図（ａ）　、　（ｂ）　、　（Ｃ）は、本発明の一
実施例として、集積回路の配線金属層表面の平坦化過程
を工程順に示す流れ図である。

第２図（ａ）は、シリコン基板１１上に熱酸化法によっ
て形成されたＳ　ｘ　Ｏ２膜１２．アルミニウム薄膜１
３が形成された状態である。この状態の基板を反応室（
不図示）に投入し、反応室を１０〜１ｏ−’Ｐａ程度の
圧力１で排気する。

次に、この反応室に塩素系の反応ガス、例えば、Ｃｌ３
を１ｏ○〜数千Ｐ数千Ｐａ圧力になるように導入する。

ついで、周知の技術である投影露光法などの方法を用い
て、第２図（ｂ）に示す照射範囲１５に選択的に光を照
射すると、光化学反応により照射範囲１６においてアル
ミニウム薄膜１３がエツチングされ、配線層１３′と、
間げき１４とが形成される。

このエツチングの際のシリコン基板１１の温度は室温で
もよいし、２ｏＯ℃程度まで加熱してもよいＯ 次に、反応室からＣｌ３を排出し、再び１０−５〜１ｏ
−’Ｐ祷度の圧力とした後、シリコンを含む反応ガス、
例えばＳ　Ｉ　Ｈ４と、窒素を含む反応ガス、例えばＮ
Ｈ３とを、１０ｏ〜１ｏ００Ｐａ程度の圧力になるよう
に導入する。

この状態で、シリコン基板１１を２００〜４００℃程度
の温度に加熱しながら、第２図（ｃ）に示すように、第
２図（ｂ）の工程での照射範囲１５と同一の゛部分、す
なわち照射範囲１６′に光を照射すると、光化学反応に
より照射範囲１５′においてＳｉ３Ｎ４膜１６が形成さ
れ、間げき１４が埋め込まれる。

この時Ｓｉ３Ｎ４膜１６の膜厚は配線層１３′の膜厚と
同程度にするのが適当である。また、Ｓｉ３Ｎ４膜１６
０幅は、光強度等の形成条件により変えることが可能な
ので、表面が最も平坦になる条件を得ることは容易であ
る。

上記一連のエツチング及び膜形成湯圧において、シリコ
ン基板１１は反応室外に取り出す必要はない。また、投
影露光に用いるフォトマスク等モ交換または移動する必
要がないので、反応室内でシリコン基板１１を固定して
おけば、アルミニウム薄膜１３のエツチング時とＳｉ３
Ｎ４膜１６の膜形成時との光の照射範囲は同一にでき、
工程間の位置ずれは生じない。また、露光法としていわ
ゆるステップ・アンド・リピート法を用いた場合でも、
エツチング時と膜形成時との照射範囲の位置ずれは、基
板が固定されている台座の機械的送り精度のみで決捷る
。この送り精度は、最近の装置では数ｎｍ程度が得られ
ており、大きな問題とはならない。また、エツチング時
と膜形成時との基板温度の差による基板の伸縮に関して
も、投影時の像の倍率を機械的に変化させるなどの方法
で容易に対応できる。

上記実施例においては、被エツチング膜はアルミニウム
を例として用いたが、エツチング条件を変えることによ
り、多結晶シリコン、単結晶シリコン、　Ｓ　１０２膜
その他の材料に対しても用いることができる。捷た形成
膜はＳｉ３Ｎ４膜を例として用いたが、Ｓ　ｚ　Ｏ２膜
、多結晶シリコン膜なども形成することができる。さら
に、半導体基板とじてはシリコン以外の材料を用いるこ
とができるのは言うまでもない。

発明の効果 本発明によれば、次のような効果が有る。

第１に、少ない工程数で表面の平坦化が達成できるので
、素子歩留の良好外半導体素子を得ることができる。

第２に、エツチングおよび膜形成にイオンやプラズマの
効果を利用しないので、素子に与える損傷が少なく、電
気的特性の良好な半導体素子を得ることができる。

第３に、エツチング領域と埋込み領域との位置合わせか
、最悪でも装置の機械的精度のみで決剪り、いわゆる工
程間の合わせずれがほとんど発生しないので、表面に微
細な突起や空げきが形成されることがない。

【図面の簡単な説明】

第１図（ａ）、−’−（ｂ）は、従来例の表面平坦化方
法の工程順流れ図、第２図（ａ）〜（Ｃ）は本発明実施
例の工程順流れ図である。 １．１１・・・・シリコン基板、２．１２・萌・・熱酸
化膜、３・・・・・・金属配線層、４．１４・・・・・
間げき、６・・・・・ＣＶＤ酸化膜、６・・・・・・突
起、７・・・・・・空げき、１３・・・・・・アルミニ
ウム薄膜、１３′・・・・・・配線層、１５　、１５’
・・・・・・照射範囲、１６・・・・・・Ｓ　１　ｓ　
Ｎ　４膜。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図

Claims (1)

【特許請求の範囲】
1. 半導体装置表面の一部を光化学反応により選択的に食刻
   する工程と、食刻に用いた反応室から前記半導体装置を
   取り出すことなく、前記食刻工程により食刻された部分
   と大略同一部分に光化学反応により選択的に絶縁膜を形
   成する工程とをそなえた半導体装置表面の平坦化方法。