JP2570154B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2570154B2 JP2570154B2 JP5304195A JP30419593A JP2570154B2 JP 2570154 B2 JP2570154 B2 JP 2570154B2 JP 5304195 A JP5304195 A JP 5304195A JP 30419593 A JP30419593 A JP 30419593A JP 2570154 B2 JP2570154 B2 JP 2570154B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- wiring
- mask
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体基板の段差部を
消滅させ、LSIの微細化および歩留まり向上を図るた
めのものであり、特に多層配線を有する半導体装置の製
造方法に関する。
消滅させ、LSIの微細化および歩留まり向上を図るた
めのものであり、特に多層配線を有する半導体装置の製
造方法に関する。
【0002】
【従来の技術】LSIの微細化に伴い、配線ピッチも縮
小され、それと同時に配線層の多層化も進んでいる。こ
の配線層数の増加により、シリコン基板表面から配線の
ない領域の層間膜表面までの高さと、配線の積み重なっ
た領域の層間膜表面までの高さとの差である標高差が大
きくなる。このように凹凸ができた層間膜上でのリソグ
ラフィー技術、例えば上層アルミ配線のパターニングと
かスルーホールのパターニング技術では、層間膜の形状
がレジストのパターニング限界に影響する。以下に段差
のある領域でのレジストのパターニング特性について述
べる。
小され、それと同時に配線層の多層化も進んでいる。こ
の配線層数の増加により、シリコン基板表面から配線の
ない領域の層間膜表面までの高さと、配線の積み重なっ
た領域の層間膜表面までの高さとの差である標高差が大
きくなる。このように凹凸ができた層間膜上でのリソグ
ラフィー技術、例えば上層アルミ配線のパターニングと
かスルーホールのパターニング技術では、層間膜の形状
がレジストのパターニング限界に影響する。以下に段差
のある領域でのレジストのパターニング特性について述
べる。
【0003】図10は段差のある表面におけるレジスト
塗布形状である。標高差のある表面にレジストを塗布し
パターニングする場合、パターンの無いウェハでレジス
トをパターニングする場合と異なる点が2つある。すな
わち、段差周辺でレジスト膜厚が変動することと、標高
の高い領域と低い領域とではステッパーの最適焦点深度
が違うということである。ここで焦点深度とは、レンス
と局所的なレジスト表面との距離ではなく、レンズとウ
ェハとの距離のことである。
塗布形状である。標高差のある表面にレジストを塗布し
パターニングする場合、パターンの無いウェハでレジス
トをパターニングする場合と異なる点が2つある。すな
わち、段差周辺でレジスト膜厚が変動することと、標高
の高い領域と低い領域とではステッパーの最適焦点深度
が違うということである。ここで焦点深度とは、レンス
と局所的なレジスト表面との距離ではなく、レンズとウ
ェハとの距離のことである。
【0004】一般にレジストパターン形状は、露光像
と、露光強度、そして、下地からの反射露光強度により
決まる。
と、露光強度、そして、下地からの反射露光強度により
決まる。
【0005】標高の高い領域のレジスト形状の場合、露
光像と露光強度でレジストパターン形状は決まる。特
に、焦点深度マージン(許容しうる寸法でパターニング
できる焦点深度の幅)より高い標高を有する領域のポジ
型レジストは、露光像の広がりによるレジスト形状の細
りが問題となり、露光強度の変化はほとんど無視でき
る。一方段差周辺のレジストは、レジスト膜厚の増加に
よる解像度の低下が問題となり、パターン形状は露光強
度と下地からの反射露光強度で決まる。したがって、段
差周辺と、標高の高い領域では、パターン形状は異なる
要素でレジスト形状が決まっている。
光像と露光強度でレジストパターン形状は決まる。特
に、焦点深度マージン(許容しうる寸法でパターニング
できる焦点深度の幅)より高い標高を有する領域のポジ
型レジストは、露光像の広がりによるレジスト形状の細
りが問題となり、露光強度の変化はほとんど無視でき
る。一方段差周辺のレジストは、レジスト膜厚の増加に
よる解像度の低下が問題となり、パターン形状は露光強
度と下地からの反射露光強度で決まる。したがって、段
差周辺と、標高の高い領域では、パターン形状は異なる
要素でレジスト形状が決まっている。
【0006】従来の層間膜プロセスとそのプロセスを用
いる際のレジストパターニングについて説明する。層間
膜プロセスは、塗布膜の平坦性を利用した局所的平坦化
プロセスと塗布膜以外の技術を利用したグローバル平坦
化プロセスとに大別できる。
いる際のレジストパターニングについて説明する。層間
膜プロセスは、塗布膜の平坦性を利用した局所的平坦化
プロセスと塗布膜以外の技術を利用したグローバル平坦
化プロセスとに大別できる。
【0007】局所的平坦化プロセスの例は、レジスト塗
布膜を用いたレジストエッチバックやSOG(Spin
On Glass)塗布膜プロセスが一般的である。
これらの層間膜平坦化技術により、局所的レジスト膜厚
の変動が抑えられるため、レジストの膜厚変動に起因す
る焦点深度マージンの低下は抑制できる。従って、配線
ピッチの縮小や配線膜厚の増加による焦点深度の問題が
起こらない程度のデバイスに局所的平坦化技術は用いら
れてきた。3層配線仕様のデバイスにおける、3層配線
下に発生するデバイス最大標高差と第3配線パターニン
グのためのレジスト焦点深度マージンの最小設計寸法
(パターンサイズ)依存性を図11に示す。最小設計寸
法の縮小に伴い、微細なレジストパターニングを可能と
するためレジストはより薄いものが用いられる。すると
エッチング加工精度とレジストの耐エッチング性能の観
点から、3層配線下に用いられる配線は薄膜化しなけれ
ばならず、デバイス最大標高差も低下する。しかし、こ
の最大標高差の低下以上に最小設計寸法の縮小による焦
点深度マージンの低下が進むと、標高の高い領域と低い
領域のレジストを同時にパターニングできなくなる。レ
ジストは配線材料のエッチングに耐えられる程度の膜厚
を要するため、実際的には最低2.0μm程度は必要で
ある。すなわち、最小設計寸法の縮小に伴い焦点深度マ
ージンがデバイス最大標高差以下となる、最小設計寸法
が0.8μm以下のデバイスではグローバル平坦化技術
の導入なしには実現できないといえる。
布膜を用いたレジストエッチバックやSOG(Spin
On Glass)塗布膜プロセスが一般的である。
これらの層間膜平坦化技術により、局所的レジスト膜厚
の変動が抑えられるため、レジストの膜厚変動に起因す
る焦点深度マージンの低下は抑制できる。従って、配線
ピッチの縮小や配線膜厚の増加による焦点深度の問題が
起こらない程度のデバイスに局所的平坦化技術は用いら
れてきた。3層配線仕様のデバイスにおける、3層配線
下に発生するデバイス最大標高差と第3配線パターニン
グのためのレジスト焦点深度マージンの最小設計寸法
(パターンサイズ)依存性を図11に示す。最小設計寸
法の縮小に伴い、微細なレジストパターニングを可能と
するためレジストはより薄いものが用いられる。すると
エッチング加工精度とレジストの耐エッチング性能の観
点から、3層配線下に用いられる配線は薄膜化しなけれ
ばならず、デバイス最大標高差も低下する。しかし、こ
の最大標高差の低下以上に最小設計寸法の縮小による焦
点深度マージンの低下が進むと、標高の高い領域と低い
領域のレジストを同時にパターニングできなくなる。レ
ジストは配線材料のエッチングに耐えられる程度の膜厚
を要するため、実際的には最低2.0μm程度は必要で
ある。すなわち、最小設計寸法の縮小に伴い焦点深度マ
ージンがデバイス最大標高差以下となる、最小設計寸法
が0.8μm以下のデバイスではグローバル平坦化技術
の導入なしには実現できないといえる。
【0008】グローバルな層間膜平坦化技術としては、
研磨技術を利用した化学的機械的研磨法(Chemic
al Mechanical Polishing(C
MP),R.R.Uttrcht et al.IEE
E VMIC Conf.,p.20(1991))、
化学的気相成長法(CVDと以後称す)を利用した選択
酸化膜成長法(T.Homma et al.,Sym
p.on VLSITech.,p.3(1990)、
下層の配線パターンの反転マスクを用いたブロックレジ
スト法(A.Schlitz et al.,J.El
ectrochem.Soc.,p.178(198
6),特開昭60−245229)がある。中でも、ブ
ロックレジスト法は、新規に装置をラインに導入せずグ
ローバル平坦化が実現できるため、広く用いられている
(S.Fujii et al.IEEE Trans
on Electron Devices,vol.
35,p.1829(1988),D.J.Sheld
on et al.IEEE Trans.on Se
micondlctor Manufacturing
p.140(1988),S.R.Wilson e
t al.,V−MIC conf.,p.42(19
90))。
研磨技術を利用した化学的機械的研磨法(Chemic
al Mechanical Polishing(C
MP),R.R.Uttrcht et al.IEE
E VMIC Conf.,p.20(1991))、
化学的気相成長法(CVDと以後称す)を利用した選択
酸化膜成長法(T.Homma et al.,Sym
p.on VLSITech.,p.3(1990)、
下層の配線パターンの反転マスクを用いたブロックレジ
スト法(A.Schlitz et al.,J.El
ectrochem.Soc.,p.178(198
6),特開昭60−245229)がある。中でも、ブ
ロックレジスト法は、新規に装置をラインに導入せずグ
ローバル平坦化が実現できるため、広く用いられている
(S.Fujii et al.IEEE Trans
on Electron Devices,vol.
35,p.1829(1988),D.J.Sheld
on et al.IEEE Trans.on Se
micondlctor Manufacturing
p.140(1988),S.R.Wilson e
t al.,V−MIC conf.,p.42(19
90))。
【0009】ここで、ブロックレジスト法について図8
を用いて説明する。まずパターニングされた金属層3に
プラズマCVD法により形成した酸化膜4を形成する
(図8(a))。続いて配線パターンの反転マスクを用
いて、一般に良く知られたリソグラフィー技術によりレ
ジスト5をパターニングする(図8(b))。つづい
て、第2レジスト7を塗布して、レジスト表面を完全に
平坦にする(図8(c))。次にレジストと酸化膜との
選択比が1:1の異方性エッチング条件を用いて、平坦
な層間膜4を形成する(図8(d))。ここで、反転マ
スクのパターン幅は、配線パターンの反転寸法より減少
させなければならない。図12に層間膜プロセス終了後
の平坦性とマスクにおける配線パターンと反転マスクと
の間隔との関係を示す。配線パターン近傍の酸化膜との
反転マスクとの重なる領域にブロックレジストが形成さ
れると、エッチバック時に酸化膜を保護され段差を生じ
る。一方、配線パターンと反転マスクとの間隔が広すぎ
ると、第2レジストの塗布形状で凹みが生じ層間膜に段
差ができ(一般にバットウイングと呼ばれている)、層
間膜にレジスト形状が転写される。したがって、反転マ
スクは配線パターンから層間膜膜厚分だけマージンをと
る必要がある。このような反転マスクと配線パターンと
のマージン問題を省略する方法として、プロセスに酸化
膜等方エッチングを用いる例がある(特開昭60−24
5229)。図9に等方性エッチングを用いたブロック
レジスト法による層間膜形成方法について示す。層間膜
4形成後、反転マスクによりレジスト5を酸化膜上に形
成する(図9(a))。続いて、弗酸を用いて段差膜厚
より少ない(0.8μm)膜厚の酸化膜等方性エッチン
グにより、段差をなくす(図9(b))。続いてレジス
ト5を除去して層間膜4が形成できる(図9(c))。
を用いて説明する。まずパターニングされた金属層3に
プラズマCVD法により形成した酸化膜4を形成する
(図8(a))。続いて配線パターンの反転マスクを用
いて、一般に良く知られたリソグラフィー技術によりレ
ジスト5をパターニングする(図8(b))。つづい
て、第2レジスト7を塗布して、レジスト表面を完全に
平坦にする(図8(c))。次にレジストと酸化膜との
選択比が1:1の異方性エッチング条件を用いて、平坦
な層間膜4を形成する(図8(d))。ここで、反転マ
スクのパターン幅は、配線パターンの反転寸法より減少
させなければならない。図12に層間膜プロセス終了後
の平坦性とマスクにおける配線パターンと反転マスクと
の間隔との関係を示す。配線パターン近傍の酸化膜との
反転マスクとの重なる領域にブロックレジストが形成さ
れると、エッチバック時に酸化膜を保護され段差を生じ
る。一方、配線パターンと反転マスクとの間隔が広すぎ
ると、第2レジストの塗布形状で凹みが生じ層間膜に段
差ができ(一般にバットウイングと呼ばれている)、層
間膜にレジスト形状が転写される。したがって、反転マ
スクは配線パターンから層間膜膜厚分だけマージンをと
る必要がある。このような反転マスクと配線パターンと
のマージン問題を省略する方法として、プロセスに酸化
膜等方エッチングを用いる例がある(特開昭60−24
5229)。図9に等方性エッチングを用いたブロック
レジスト法による層間膜形成方法について示す。層間膜
4形成後、反転マスクによりレジスト5を酸化膜上に形
成する(図9(a))。続いて、弗酸を用いて段差膜厚
より少ない(0.8μm)膜厚の酸化膜等方性エッチン
グにより、段差をなくす(図9(b))。続いてレジス
ト5を除去して層間膜4が形成できる(図9(c))。
【0010】
【発明が解決しようとする課題】異方性エッチングを用
いたブロックレジスト法では、層間膜の層数だけ反転マ
スクの作成が必要である。更に、作成すべき反転マスク
の配線−反転マスクマージンは、層間膜形成プロセスの
層間膜膜厚に依存する為に、層間膜プロセス毎にマスク
が必要になる。さらに、配線−反転マスクマージン領域
はレジストパターンの最小寸法の制限により、ブロック
レジストが形成されない領域ができ、局所的に層間膜の
平坦性の悪化が起こる。
いたブロックレジスト法では、層間膜の層数だけ反転マ
スクの作成が必要である。更に、作成すべき反転マスク
の配線−反転マスクマージンは、層間膜形成プロセスの
層間膜膜厚に依存する為に、層間膜プロセス毎にマスク
が必要になる。さらに、配線−反転マスクマージン領域
はレジストパターンの最小寸法の制限により、ブロック
レジストが形成されない領域ができ、局所的に層間膜の
平坦性の悪化が起こる。
【0011】一方、等方性エッチングを用いたブロック
レジスト法にも問題がある。等方性酸化膜エッチングに
広く用いられる弗酸は、配線材のアルミニウムをエッチ
ングするために、酸化膜成長膜厚以上には等方性エッチ
ングができない。その結果、層間膜には、波状の段差が
生じ、上層アルミニウム配線のパターニングにおいて、
アルミニウムのカバレッジの変動によるエッチング残り
が生じて、配線間ショート不良を起こし易いという問題
がある。
レジスト法にも問題がある。等方性酸化膜エッチングに
広く用いられる弗酸は、配線材のアルミニウムをエッチ
ングするために、酸化膜成長膜厚以上には等方性エッチ
ングができない。その結果、層間膜には、波状の段差が
生じ、上層アルミニウム配線のパターニングにおいて、
アルミニウムのカバレッジの変動によるエッチング残り
が生じて、配線間ショート不良を起こし易いという問題
がある。
【0012】
【課題を解決するための手段】本発明は、パターン寸法
のレジスト焦点深度がシリコン基板の標高差と同等の焦
点深度を有する微細パターンを用いて、レジストを標高
の低い領域に自己整合的に形成することを特徴とするリ
ソグラフィー技術を用いた層間膜形成方法である。
のレジスト焦点深度がシリコン基板の標高差と同等の焦
点深度を有する微細パターンを用いて、レジストを標高
の低い領域に自己整合的に形成することを特徴とするリ
ソグラフィー技術を用いた層間膜形成方法である。
【0013】ここで、標高の低い領域に選択的にレジス
トを形成する方法を、図面を用いて説明する。図13は
標高差が3μmあるウェハー表面に3.0μm厚のレジ
ストをパターニングした場合におけるレジストパターン
寸法のフォーカスオフセット依存性を示す。標高の高い
領域のレジストパターンの特性は、標高の低い領域より
2μmだけレンズ側に移動する。したがって、フォーカ
スオフセットが−2.0μm程度では、標高の高い領域
上に形成されたレジストに焦点が合うことにより標高の
高い領域にレジストパターンが形成される。一方、0μ
m程度のフォーカスオフセットでは標高の低い領域に存
在するレジストに焦点が合うことにより標高の低い領域
にレジストがパターニングされ、また標高の高い領域は
露光像が広がることによりレジスト膜厚が減少しパター
ンは消滅する。ここで、標高の低い領域に選択的に形成
するレジスト形成条件は、マスクパターンのサイズ、フ
ォーカスオフセット、レジスト膜厚、露光量で決まる。
図14にストライプ状パターンのマスクを用いた場合の
フォーカスオフセットとマスクパターンサイズの配線膜
厚依存性を示す。配線段差が1.0μmの場合マスクパ
ターンサイズとして1.0μmを用いれば、フォーカス
オフセットは1.5μmに設定し、配線段差が3.0μ
mの場合、マスクパターンサイズとして2.0μmを用
いれば、フォーカスオフセット2.0μmに設定するこ
とにより、選択的にレジストが標高の低い領域に形成で
きる。ここで、露光量の増加に伴い焦点深度マージンが
低下するため、レジスト膜厚は5μm以下であることが
望ましく、露光量は、段差部で発生する厚いレジストを
解像できる程度の露光量が望ましい。
トを形成する方法を、図面を用いて説明する。図13は
標高差が3μmあるウェハー表面に3.0μm厚のレジ
ストをパターニングした場合におけるレジストパターン
寸法のフォーカスオフセット依存性を示す。標高の高い
領域のレジストパターンの特性は、標高の低い領域より
2μmだけレンズ側に移動する。したがって、フォーカ
スオフセットが−2.0μm程度では、標高の高い領域
上に形成されたレジストに焦点が合うことにより標高の
高い領域にレジストパターンが形成される。一方、0μ
m程度のフォーカスオフセットでは標高の低い領域に存
在するレジストに焦点が合うことにより標高の低い領域
にレジストがパターニングされ、また標高の高い領域は
露光像が広がることによりレジスト膜厚が減少しパター
ンは消滅する。ここで、標高の低い領域に選択的に形成
するレジスト形成条件は、マスクパターンのサイズ、フ
ォーカスオフセット、レジスト膜厚、露光量で決まる。
図14にストライプ状パターンのマスクを用いた場合の
フォーカスオフセットとマスクパターンサイズの配線膜
厚依存性を示す。配線段差が1.0μmの場合マスクパ
ターンサイズとして1.0μmを用いれば、フォーカス
オフセットは1.5μmに設定し、配線段差が3.0μ
mの場合、マスクパターンサイズとして2.0μmを用
いれば、フォーカスオフセット2.0μmに設定するこ
とにより、選択的にレジストが標高の低い領域に形成で
きる。ここで、露光量の増加に伴い焦点深度マージンが
低下するため、レジスト膜厚は5μm以下であることが
望ましく、露光量は、段差部で発生する厚いレジストを
解像できる程度の露光量が望ましい。
【0014】
【実施例】図1に本発明の第1の実施例を示す。本実施
例は、ストライプ状パターンを用いてレジストエッチバ
ック法に応用した例である。
例は、ストライプ状パターンを用いてレジストエッチバ
ック法に応用した例である。
【0015】まず第1の配線3を1.0μm程度形成し
た後に、プラズマ酸化膜成長法を用いて、第1の配線で
生じた膜厚より厚い(例えば2.0μm)酸化膜4を形
成する(図1(a))。続いて、第1配線膜厚より厚い
膜厚を有するレジスト5を3.0μm程度塗布する(図
1(b))。続いて、1.0μmの幅と間隔からなるパ
ターを全面に有するマスク6を用いて、ステッパーの焦
点を標高の低い領域に焦点を合わせ300mJ/cm-2
程度で露光して標高の低い領域にレジストパターン5を
形成する(図1(c))。つづいて、パターニングされ
たレジスト間を平坦化するように再び2.0μm程度の
膜厚のレジスト7をパターニングされたレジスト間を平
坦化するように再び2.0μm程度の膜厚のレジスト7
を塗布する(図1(d))。ここで、局所的段差の第2
レジスト塗布膜厚依存性を図15に示す。ストライプマ
スクの線間隔が線幅より狭い方がレジストを埋め込む体
積が少ないことにより、レジストの埋め込み性が良い。
その結果、層間膜形成後の平坦性も、マスク線間隔が線
幅より狭い方が有利である。その後、CF4 および酸素
を用いた、レジストと酸化膜との選択比が1:1になる
ようなエッチング条件により、酸化膜が露出する程度ま
でエッチングすることにより層間膜が形成できる(図1
(e))。
た後に、プラズマ酸化膜成長法を用いて、第1の配線で
生じた膜厚より厚い(例えば2.0μm)酸化膜4を形
成する(図1(a))。続いて、第1配線膜厚より厚い
膜厚を有するレジスト5を3.0μm程度塗布する(図
1(b))。続いて、1.0μmの幅と間隔からなるパ
ターを全面に有するマスク6を用いて、ステッパーの焦
点を標高の低い領域に焦点を合わせ300mJ/cm-2
程度で露光して標高の低い領域にレジストパターン5を
形成する(図1(c))。つづいて、パターニングされ
たレジスト間を平坦化するように再び2.0μm程度の
膜厚のレジスト7をパターニングされたレジスト間を平
坦化するように再び2.0μm程度の膜厚のレジスト7
を塗布する(図1(d))。ここで、局所的段差の第2
レジスト塗布膜厚依存性を図15に示す。ストライプマ
スクの線間隔が線幅より狭い方がレジストを埋め込む体
積が少ないことにより、レジストの埋め込み性が良い。
その結果、層間膜形成後の平坦性も、マスク線間隔が線
幅より狭い方が有利である。その後、CF4 および酸素
を用いた、レジストと酸化膜との選択比が1:1になる
ようなエッチング条件により、酸化膜が露出する程度ま
でエッチングすることにより層間膜が形成できる(図1
(e))。
【0016】図2に本発明の第2の実施例を示す。本実
施例では、レジストのかわりに感光性ポリイミド膜を用
いることにより、第1の実施例のレジストと酸化膜のエ
ッチバック工程を省略できるという効果が生じる。
施例では、レジストのかわりに感光性ポリイミド膜を用
いることにより、第1の実施例のレジストと酸化膜のエ
ッチバック工程を省略できるという効果が生じる。
【0017】ポリイミドと配線材との密着性をよくする
ために窒化膜8を配線3上に100nm程度形成した後
に、感光性ポリイミド9を2.0μm程度塗布する(図
2(a))。続いて、1.0μmの幅と間隔からなるパ
ターンを全面に有するマスク6を用いて、ステッパーの
焦点を標高の低い領域に焦点を合わせて300mJ/c
m-2程度で露光することにより、第1の配線3がない領
域に自己整合的にポリイミドパターン9を形成する(図
2(b))。
ために窒化膜8を配線3上に100nm程度形成した後
に、感光性ポリイミド9を2.0μm程度塗布する(図
2(a))。続いて、1.0μmの幅と間隔からなるパ
ターンを全面に有するマスク6を用いて、ステッパーの
焦点を標高の低い領域に焦点を合わせて300mJ/c
m-2程度で露光することにより、第1の配線3がない領
域に自己整合的にポリイミドパターン9を形成する(図
2(b))。
【0018】次に、300℃程度の熱処理を加えて水分
を蒸発させた後に、再び第2ポリイミド10を2.0μ
m程度塗布し、300℃程度の熱処理を加えることによ
り層間膜が形成できる(図2(c))。
を蒸発させた後に、再び第2ポリイミド10を2.0μ
m程度塗布し、300℃程度の熱処理を加えることによ
り層間膜が形成できる(図2(c))。
【0019】図3に本発明の第3の実施例を示す。本実
施例では、酸化膜エッチングと、ソースガスとしてテト
ラエトキシシラン及びオゾン含有酸素を用いた常圧CV
D(Chemical Vapor Depositi
on)による酸化膜とを用いることにより、塗布膜材固
有の問題である塗布膜厚のバラツキによる平坦性の悪化
が避けられることにより、面内均一性のよい層間膜が形
成できる。
施例では、酸化膜エッチングと、ソースガスとしてテト
ラエトキシシラン及びオゾン含有酸素を用いた常圧CV
D(Chemical Vapor Depositi
on)による酸化膜とを用いることにより、塗布膜材固
有の問題である塗布膜厚のバラツキによる平坦性の悪化
が避けられることにより、面内均一性のよい層間膜が形
成できる。
【0020】第1の実施例の図1(a)から(c)まで
の工程を終えた後、レジストをマスクとして標高差と同
等の膜厚分(1.0μm程度)の酸化膜4のエッチング
を行い(図3(a))、続いて酸素雰囲気でのプラズマ
処理により、レジスト5を除去した後に(図3
(b))、ソースガスとして、テトラエトキシシラン及
びオゾン含有酸素を用いた常圧CVDにより、600n
m程度の膜厚の酸化膜11を形成することにより、段差
を完全に被覆し、層間膜が形成できる(図3(c))。
の工程を終えた後、レジストをマスクとして標高差と同
等の膜厚分(1.0μm程度)の酸化膜4のエッチング
を行い(図3(a))、続いて酸素雰囲気でのプラズマ
処理により、レジスト5を除去した後に(図3
(b))、ソースガスとして、テトラエトキシシラン及
びオゾン含有酸素を用いた常圧CVDにより、600n
m程度の膜厚の酸化膜11を形成することにより、段差
を完全に被覆し、層間膜が形成できる(図3(c))。
【0021】図4(a)−(c)に本発明の第4の実施
例を示す。本実施例は、マスクパターン周囲が配線パタ
ーン周囲と45°の傾きをもって配置されている格子状
マスクパターンの例である。
例を示す。本実施例は、マスクパターン周囲が配線パタ
ーン周囲と45°の傾きをもって配置されている格子状
マスクパターンの例である。
【0022】本実施例における配線パターンと格子状マ
スクパターンの露光時の位置関係を示す平面図を図5に
示すまず規則的レジストパターンが配線端部に平行に存
在する場合の問題点を図7を用いて説明し、その後それ
を解決する実施例を図4を用いて説明する。
スクパターンの露光時の位置関係を示す平面図を図5に
示すまず規則的レジストパターンが配線端部に平行に存
在する場合の問題点を図7を用いて説明し、その後それ
を解決する実施例を図4を用いて説明する。
【0023】規則的レジストパターンが配線端部に平行
に存在する場合、配線端部に局所的な段差(薄い塀のよ
うな段差)が生じ、平坦性が悪化していまう場合があ
る。この点を本発明の酸化膜エッチバックを用いる層間
膜形成方法に応用した例で説明する。まず第1の配線3
を1.0μm程度形成した後に、プラズマ酸化膜成長法
を用いて、第1の配線で生じた膜厚より厚い(例えば
2.0μm)酸化膜4を形成する(図7(a))。続い
て、第1配線膜厚より厚い膜厚を有するレジスト5を
3.0μm程度塗布し、1.0μmの幅と間隔からなる
パターンを全面に有するマスクを用いて、ステッパーの
焦点を標高の低い領域に焦点を合わせ300mJ/cm
-2程度で露光して標高の低い領域にレジストパターン5
を形成する(図7(b))。次に、標高差と同等の膜厚
分(1.0μm程度)の酸化膜4をエッチングする(図
7(c))。その後、レジスト5を除去し第2プラズマ
酸化膜15を成膜し、SOG等の塗布膜16を0.5μ
m程度塗布する(図7(d))。続いて、全面を3.0
μm程度酸化膜エッチバックして層間膜を完成させる
(図7(e))。このとき配線端部に平行してレジスト
パターンが存在すると配線端部と平行して長い段差が生
じる。
に存在する場合、配線端部に局所的な段差(薄い塀のよ
うな段差)が生じ、平坦性が悪化していまう場合があ
る。この点を本発明の酸化膜エッチバックを用いる層間
膜形成方法に応用した例で説明する。まず第1の配線3
を1.0μm程度形成した後に、プラズマ酸化膜成長法
を用いて、第1の配線で生じた膜厚より厚い(例えば
2.0μm)酸化膜4を形成する(図7(a))。続い
て、第1配線膜厚より厚い膜厚を有するレジスト5を
3.0μm程度塗布し、1.0μmの幅と間隔からなる
パターンを全面に有するマスクを用いて、ステッパーの
焦点を標高の低い領域に焦点を合わせ300mJ/cm
-2程度で露光して標高の低い領域にレジストパターン5
を形成する(図7(b))。次に、標高差と同等の膜厚
分(1.0μm程度)の酸化膜4をエッチングする(図
7(c))。その後、レジスト5を除去し第2プラズマ
酸化膜15を成膜し、SOG等の塗布膜16を0.5μ
m程度塗布する(図7(d))。続いて、全面を3.0
μm程度酸化膜エッチバックして層間膜を完成させる
(図7(e))。このとき配線端部に平行してレジスト
パターンが存在すると配線端部と平行して長い段差が生
じる。
【0024】この問題を解決するため、マスクパターン
周囲が配線パターン周囲と45°の傾きをもって配置さ
れている格子状マスクパターンを用い、酸化膜エッチン
グのCMPを併用した例を図4に示す。前述の図7
(a)から(c)までの工程を終えてレジストを除去し
(図4(a))、CMPにより配線周囲に生じた段差を
除去する(図4(b))。本実施例では配線パターンと
マスクパターンの周囲が平行になる部分を少なくし段差
の発生を抑制しているため、段差は発生しても突起状で
あり容易に除去し得る。その後テトラエトキシシラン及
びオゾン含有酸素を用いた常圧CVDにより、600n
m程度の膜厚の酸化膜11を形成することにより、段差
を完全に被覆し、層間膜が形成できる(図4(c))。
周囲が配線パターン周囲と45°の傾きをもって配置さ
れている格子状マスクパターンを用い、酸化膜エッチン
グのCMPを併用した例を図4に示す。前述の図7
(a)から(c)までの工程を終えてレジストを除去し
(図4(a))、CMPにより配線周囲に生じた段差を
除去する(図4(b))。本実施例では配線パターンと
マスクパターンの周囲が平行になる部分を少なくし段差
の発生を抑制しているため、段差は発生しても突起状で
あり容易に除去し得る。その後テトラエトキシシラン及
びオゾン含有酸素を用いた常圧CVDにより、600n
m程度の膜厚の酸化膜11を形成することにより、段差
を完全に被覆し、層間膜が形成できる(図4(c))。
【0025】本発明の第5の実施例はストライプ状でも
格子状でもないマスクパターンの例である。本実施例に
おける配線パターンとマスクパターンの露光時の位置関
係を示す平面図を図6に示す。ストライプ状パターンよ
りも比較的短いパターンを規則的に配置したマスクパタ
ーンを用いて、第4の実施例と同様な層間膜形成方法を
用いても同様に段差の発生しない層間膜を形成すること
ができる。
格子状でもないマスクパターンの例である。本実施例に
おける配線パターンとマスクパターンの露光時の位置関
係を示す平面図を図6に示す。ストライプ状パターンよ
りも比較的短いパターンを規則的に配置したマスクパタ
ーンを用いて、第4の実施例と同様な層間膜形成方法を
用いても同様に段差の発生しない層間膜を形成すること
ができる。
【0026】
【発明の効果】以上詳細に説明したように、本発明によ
れは、パターン寸法のレジスト焦点深度がシリコン基板
の表面段差と同等の焦点深度を有する全面パターンを用
いて、レジストを標高の低い領域に自己整合的に形成す
ることを特徴とするリソグラフィー技術を用いることに
より、層間膜毎に反転のマスクを作成せずにすむばかり
でなく、配線−反転マスクマージンに発生するバットウ
イング(従来技術の章で詳述)のような段差の発生を抑
制でき、配線間ショート不良などの歩留まり低下を抑制
できる(図16)。
れは、パターン寸法のレジスト焦点深度がシリコン基板
の表面段差と同等の焦点深度を有する全面パターンを用
いて、レジストを標高の低い領域に自己整合的に形成す
ることを特徴とするリソグラフィー技術を用いることに
より、層間膜毎に反転のマスクを作成せずにすむばかり
でなく、配線−反転マスクマージンに発生するバットウ
イング(従来技術の章で詳述)のような段差の発生を抑
制でき、配線間ショート不良などの歩留まり低下を抑制
できる(図16)。
【図1】本発明による層間膜形成方法の第1の実施例を
示す工程断面図。
示す工程断面図。
【図2】本発明による層間膜形成方法の第2の実施例を
示す工程断面図。
示す工程断面図。
【図3】本発明による層間膜形成方法の第3の実施例を
示す工程断面図。
示す工程断面図。
【図4】本発明の第4の実施例として格子状マスクパタ
ーン用いる場合の工程断面図。
ーン用いる場合の工程断面図。
【図5】格子状マスクパターンを用いる場合の配線パタ
ーンとマスクパターンの露光時の位置関係を示す平面
図。
ーンとマスクパターンの露光時の位置関係を示す平面
図。
【図6】本発明の第5の実施例としてストライプ状、格
子状に該当しないマスクパターンを用いる場合の、配線
パターンとマスクパターンの露光時の位置関係を示す平
面図。
子状に該当しないマスクパターンを用いる場合の、配線
パターンとマスクパターンの露光時の位置関係を示す平
面図。
【図7】規則的レジストパターンが配線周囲と平行に存
在する場合の局所的段差の発生を示す工程断面図であ
る。
在する場合の局所的段差の発生を示す工程断面図であ
る。
【図8】従来技術として、異方性エッチングを用いたブ
ロックレジストエッチバック法を示す工程断面図。
ロックレジストエッチバック法を示す工程断面図。
【図9】従来技術として、等方性エッチングを用いたブ
ロックレジストエッチバック法を示す工程断面図。
ロックレジストエッチバック法を示す工程断面図。
【図10】レジスト塗布後の段差部断面図。
【図11】3層配線仕様のデバイスにおける3層配線下
に発生するデバイス最大標高差の最小設計寸法依存性と
焦点深度マージンのパターンサイズ依存性図。
に発生するデバイス最大標高差の最小設計寸法依存性と
焦点深度マージンのパターンサイズ依存性図。
【図12】層間膜段差の配線−反転マスクマージン依存
性図。
性図。
【図13】レジストパターン寸法のフォーカスオフセッ
ト依存性図。
ト依存性図。
【図14】最適フォーカスオフセットの配線段差依存性
図。
図。
【図15】レジスト表面の局所的段差の第2レジスト膜
厚依存性図。
厚依存性図。
【図16】ショート不良率の配線間隔依存性図。
1 シリコン基板 2 熱酸化膜 3 アルミニウム配線 4 プラズマ酸化膜 5 レジスト 6 マスク 7 第2レジスト 8 窒化膜 9 感光性ポリイミド 10 第2ポリイミド 11 O3 /TEOS酸化膜 12 標高の高い領域 13 段差周辺部 14 標高の低い領域 15 第2プラズマ酸化膜 16 SOG
Claims (6)
- 【請求項1】 半導体基板の一主面上に形成された絶縁
膜上に金属を被着し、配線パターンを加工する工程と、
全面に絶縁膜を前記金属の厚さより厚く堆積する工程
と、全面に感光性の膜を塗布する工程と、全面に渡って
規則的な配置からなるパターンが設けられたマスクを用
いて、絶縁膜の標高の低い領域に焦点を合わせて露光す
る工程と、現像して絶縁膜の標高の低い部分にのみ前記
マスクパターンのレジストを形成する工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項2】 半導体基板の一主面上に形成された絶縁
膜上に金属を被着し、配線パターンを加工する工程と、
全面に絶縁膜を前記金属の表面に堆積する工程と、全面
に感光性ポリイミド膜を塗布する工程と、全面に渡って
規則的な配置から成るパターンが設けられてマスクを用
いて、絶縁膜の標高の低い領域に焦点を合わせて露光す
る工程と、現像して絶縁膜の標高の低い部分にのみ前記
パターンのポリイミドを形成する工程と、第2のポリイ
ミドを全面に塗布する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項3】 請求項1又は2において、前記規則的な
配置からなるマスクパターンの形状がストライプ状であ
ることを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項1又は2において、規則的な配置
からなるマスクパターンの形状が格子状であることを特
徴とする半導体装置の製造方法。 - 【請求項5】 請求項3又は4において、マスクの規則
的パターン形状において、パターン幅がパターン間隔以
上であることを特徴とする半導体装置の製造方法。 - 【請求項6】 請求項1又は2において、規則的な配置
からなるマスクパターンの周囲が前記配線パターンの周
囲と平行あるいは非平行に配置されていることを特徴と
する半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5304195A JP2570154B2 (ja) | 1993-12-03 | 1993-12-03 | 半導体装置の製造方法 |
KR1019940030148A KR0145369B1 (ko) | 1993-11-17 | 1994-11-17 | 반도체 장치의 제조방법 |
US08/341,081 US5580826A (en) | 1993-11-17 | 1994-11-17 | Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5304195A JP2570154B2 (ja) | 1993-12-03 | 1993-12-03 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07161715A JPH07161715A (ja) | 1995-06-23 |
JP2570154B2 true JP2570154B2 (ja) | 1997-01-08 |
Family
ID=17930168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5304195A Expired - Lifetime JP2570154B2 (ja) | 1993-11-17 | 1993-12-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2570154B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5950888B2 (ja) * | 2013-11-19 | 2016-07-13 | 冨士薬品工業株式会社 | 固体撮像素子の製造方法 |
CN114612695A (zh) * | 2022-03-11 | 2022-06-10 | 江阴市浩盛电器线缆制造有限公司 | 嵌入式布线规则判断*** |
-
1993
- 1993-12-03 JP JP5304195A patent/JP2570154B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07161715A (ja) | 1995-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
US6136679A (en) | Gate micro-patterning process | |
US6187689B1 (en) | Manufacture of semiconductor device with fine patterns | |
JP3501280B2 (ja) | 半導体装置の製造方法 | |
KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
US5930672A (en) | Manufacture of semiconductor device having reliable and fine connection hole | |
US5580826A (en) | Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern | |
JP3090113B2 (ja) | 半導体装置の製造方法 | |
JPH04229625A (ja) | 半導体装置の製造方法 | |
JP2570154B2 (ja) | 半導体装置の製造方法 | |
JP2001203262A (ja) | 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法 | |
JP2555958B2 (ja) | 半導体装置の製造方法 | |
JP2004363371A (ja) | 電子デバイスの製造方法 | |
US11635697B2 (en) | Semiconductor device manufacturing system | |
KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
JP2002334925A (ja) | 平坦化処理方法及び半導体装置の製造方法 | |
JP2001023981A (ja) | 半導体装置の製造方法 | |
JPH09181077A (ja) | 半導体装置およびその製造方法 | |
US20010023132A1 (en) | Method for controlling critical dimension of contact opening | |
JPH10199971A (ja) | 半導体装置の接続孔形成方法 | |
KR101035644B1 (ko) | 반도체 소자의 제조방법 | |
JPH1187321A (ja) | 半導体装置の製造方法 | |
JPH05206125A (ja) | 半導体装置の製造方法 | |
JPH0493028A (ja) | 半導体装置の製造方法 | |
JPH0373526A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |