JP2978680B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2978680B2 JP2978680B2 JP5178053A JP17805393A JP2978680B2 JP 2978680 B2 JP2978680 B2 JP 2978680B2 JP 5178053 A JP5178053 A JP 5178053A JP 17805393 A JP17805393 A JP 17805393A JP 2978680 B2 JP2978680 B2 JP 2978680B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- silicon oxide
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、半導体装置を構成する層間絶縁膜の平坦化
方法に関する。
関し、特に、半導体装置を構成する層間絶縁膜の平坦化
方法に関する。
【0002】
【従来の技術】半導体集積回路の集積度の向上に伴な
い、回路の3次元的構造がますます複雑化する反面、リ
ソグラフィー技術の必要性から層間絶縁膜の高平坦度へ
の要求がより厳しくなってきた。従来、最も一般的に行
われてきた平坦化方法は、層間絶縁膜を燐、ホウ素(以
下P、Bと略記)等の不純物を添加した低融点の酸化シ
リコン膜を用いて形成し、融点以上の熱処理を施し、表
面張力による流動で平坦化を行う方法(以下リフローと
記す)であり、平坦化を最も簡易に行うことができる。
またPSG、BPSGのリフロー後に膜表面にフォトレ
ジストを塗布し、その後エッチバックして平坦化を行う
方法も提案されている(特開昭62−1232号公報参
照)。以下従来の層間絶縁膜の平坦化プロセスを図2を
用いて説明する。
い、回路の3次元的構造がますます複雑化する反面、リ
ソグラフィー技術の必要性から層間絶縁膜の高平坦度へ
の要求がより厳しくなってきた。従来、最も一般的に行
われてきた平坦化方法は、層間絶縁膜を燐、ホウ素(以
下P、Bと略記)等の不純物を添加した低融点の酸化シ
リコン膜を用いて形成し、融点以上の熱処理を施し、表
面張力による流動で平坦化を行う方法(以下リフローと
記す)であり、平坦化を最も簡易に行うことができる。
またPSG、BPSGのリフロー後に膜表面にフォトレ
ジストを塗布し、その後エッチバックして平坦化を行う
方法も提案されている(特開昭62−1232号公報参
照)。以下従来の層間絶縁膜の平坦化プロセスを図2を
用いて説明する。
【0003】まず図2(a)に示すように化学気相成長
法(以下CVD法と記す)を用いて既に回路パターン2
2が形成された半導体基板21上に、P濃度3〜6mo
l%、B濃度8〜13mol%程度添加したBPSG膜
23を所望の厚さに成長させる。次に図2(b)に示す
ように900℃程度の窒素雰囲気中で5〜30分程度の
熱処理を行いBPSG膜をリフローさせた後、フォトレ
ジスト26を1μm程度の厚さに回転塗布し、更に10
0〜150℃程度の窒素雰囲気で10〜30分の熱処理
を行い、フォトレジストを固化する。その後、CF4等
の沸素系ガスとO2ガスをエッチャントとして、BPS
G膜23とフォトレジストの選択比が1:1となる条件
下で異方性エッチング法を用い、フォトレジスト及びB
PSG膜23をエッチバックし、図2(c)に示すよう
に平坦化を完了する。
法(以下CVD法と記す)を用いて既に回路パターン2
2が形成された半導体基板21上に、P濃度3〜6mo
l%、B濃度8〜13mol%程度添加したBPSG膜
23を所望の厚さに成長させる。次に図2(b)に示す
ように900℃程度の窒素雰囲気中で5〜30分程度の
熱処理を行いBPSG膜をリフローさせた後、フォトレ
ジスト26を1μm程度の厚さに回転塗布し、更に10
0〜150℃程度の窒素雰囲気で10〜30分の熱処理
を行い、フォトレジストを固化する。その後、CF4等
の沸素系ガスとO2ガスをエッチャントとして、BPS
G膜23とフォトレジストの選択比が1:1となる条件
下で異方性エッチング法を用い、フォトレジスト及びB
PSG膜23をエッチバックし、図2(c)に示すよう
に平坦化を完了する。
【0004】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、第1に窒素雰囲気中の熱処理のみでリ
フローを行おうとする場合、熱処理中にBPSG膜等、
リフローを行おうとする層間絶縁膜の表面から添加した
不純物がその化学的組成を維持できずに外方拡散し、表
層濃度が低下するため、リフロー形状が悪化する。その
ため、BPSG等の成膜ではマージンを持った量の不純
物を添加しているが、反面BPO4等のパーティクルと
なる熱処理による析出物に対するマージンは狭くなる。
の製造方法では、第1に窒素雰囲気中の熱処理のみでリ
フローを行おうとする場合、熱処理中にBPSG膜等、
リフローを行おうとする層間絶縁膜の表面から添加した
不純物がその化学的組成を維持できずに外方拡散し、表
層濃度が低下するため、リフロー形状が悪化する。その
ため、BPSG等の成膜ではマージンを持った量の不純
物を添加しているが、反面BPO4等のパーティクルと
なる熱処理による析出物に対するマージンは狭くなる。
【0005】また、900℃の窒素雰囲気中の熱処理の
BPSG膜の析出限界濃度はシラン系BPSGでP濃
度、B濃度合計18mol%、同様にTEOS系で16
mol%程度である。このような濃度では低温化による
熱履歴の現象により充分な平坦性が得られなくなるた
め、今後低温化していくリフロー処理には熱処理のみの
リフローでは対応していくことができない。
BPSG膜の析出限界濃度はシラン系BPSGでP濃
度、B濃度合計18mol%、同様にTEOS系で16
mol%程度である。このような濃度では低温化による
熱履歴の現象により充分な平坦性が得られなくなるた
め、今後低温化していくリフロー処理には熱処理のみの
リフローでは対応していくことができない。
【0006】また、第2にリフローとレジストエッチバ
ックを併用する場合、このレジストエッチバックを平行
平板ドライエッチング装置で行うと、通常酸化膜をエッ
チングするためのチャンバー内に多量のレジストの沸化
物が付着し、チャンバー内を汚染する上に、半導体装置
自体にも重大なレジスト汚染を引き起こし、装置の特性
を劣化させるという不具合が生じる。
ックを併用する場合、このレジストエッチバックを平行
平板ドライエッチング装置で行うと、通常酸化膜をエッ
チングするためのチャンバー内に多量のレジストの沸化
物が付着し、チャンバー内を汚染する上に、半導体装置
自体にも重大なレジスト汚染を引き起こし、装置の特性
を劣化させるという不具合が生じる。
【0007】また、レジストエッチバックをアッシング
装置で行おうとすると、CF4等沸素系ガスにより石英
で作られたチャンバーがエッチングされ石英部品の交換
頻度が増すため、生産性が劣る。またエッチャントが石
英により消費されウェハー周辺でのエッチングレートが
低下するため面内での均一性が悪化するという不具合が
生じる。
装置で行おうとすると、CF4等沸素系ガスにより石英
で作られたチャンバーがエッチングされ石英部品の交換
頻度が増すため、生産性が劣る。またエッチャントが石
英により消費されウェハー周辺でのエッチングレートが
低下するため面内での均一性が悪化するという不具合が
生じる。
【0008】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、平坦化に要す
る時間を短縮することができ、生産性および歩留りを向
上することのできる半導体装置の製造方法を実現するこ
とを目的とする。
る問題点に鑑みてなされたものであって、平坦化に要す
る時間を短縮することができ、生産性および歩留りを向
上することのできる半導体装置の製造方法を実現するこ
とを目的とする。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体装置を構成する層間絶縁膜を燐、ホウ
素等の不純物を含んだ低融点の酸化シリコン膜を用いて
形成する工程と、形成された膜の融点以上の熱処理を施
し、前記酸化シリコン膜を流動させることにより平坦化
を行う熱処理工程とを含む半導体装置の製造方法におい
て、前記熱処理工程は、熱処理を行おうとする酸化シリ
コン膜中の不純物と同じ元素を飽和蒸気圧以上に含む雰
囲気で行い、前記酸化シリコン膜を流動化させると共
に、前記酸化シリコン膜の表面よりも平坦な表面を有す
るガラス層を前記酸化シリコン膜の表面に成長させるこ
とを特徴とする。また、前記熱処理工程の後に、異方性
エッチングによるエッチバックによって前記ガラス層を
除去する工程を含むことを特徴とする。
造方法は、半導体装置を構成する層間絶縁膜を燐、ホウ
素等の不純物を含んだ低融点の酸化シリコン膜を用いて
形成する工程と、形成された膜の融点以上の熱処理を施
し、前記酸化シリコン膜を流動させることにより平坦化
を行う熱処理工程とを含む半導体装置の製造方法におい
て、前記熱処理工程は、熱処理を行おうとする酸化シリ
コン膜中の不純物と同じ元素を飽和蒸気圧以上に含む雰
囲気で行い、前記酸化シリコン膜を流動化させると共
に、前記酸化シリコン膜の表面よりも平坦な表面を有す
るガラス層を前記酸化シリコン膜の表面に成長させるこ
とを特徴とする。また、前記熱処理工程の後に、異方性
エッチングによるエッチバックによって前記ガラス層を
除去する工程を含むことを特徴とする。
【0010】
【作用】本発明においては、熱処理工程が酸化シリコン
膜中の不純物の飽和蒸気圧以上の雰囲気で行われるの
で、外方拡散が非常に少ないものとなる。また、このよ
うな状況下では、膜表面にガラス層が形成されるため、
外方拡散はさらに防止される。
膜中の不純物の飽和蒸気圧以上の雰囲気で行われるの
で、外方拡散が非常に少ないものとなる。また、このよ
うな状況下では、膜表面にガラス層が形成されるため、
外方拡散はさらに防止される。
【0011】
【実施例】次に、本発明に関して図面を参照して説明す
る。
る。
【0012】図1(a)〜(c)は本発明の第1の実施
例を説明するための工程順に示した半導体装置の断面図
である。
例を説明するための工程順に示した半導体装置の断面図
である。
【0013】まず、図1(a)に示すようにCVD法を
用いて、回路パターン12が形成された半導体基板11
上に、P濃度3〜6mol%、B濃度8〜13mol%
程度添加したBPSG膜13を所望の膜厚に成長させ
る。次に熱処理中に於けるP、Bの膜表面からの外方拡
散を防止するため、TMP、TMB等の液体材料を恒温
槽にてバブリングにより気化させたガスそれぞれ20〜
100sccmに対し、窒素を2〜10SLM程度流し
て希釈した雰囲気中で900℃の温度に保ち5〜30分
程度熱処理を行うと、図1(b)に示すように通常の窒
素雰囲気中での熱処理を行った同様のBPSG膜のリフ
ロー形状よりも平坦性の優れたBPSG膜13’及びP
BSG膜13’上に成長したリンガラス、ボロンガラス
層14が得られる。リンガラス、ボロンガラス層14に
より、BPSG膜13’は外見上完全に平坦化されると
ともに外方拡散が押えられるため、実際のBPSG膜1
3’の平坦性も良好となる。
用いて、回路パターン12が形成された半導体基板11
上に、P濃度3〜6mol%、B濃度8〜13mol%
程度添加したBPSG膜13を所望の膜厚に成長させ
る。次に熱処理中に於けるP、Bの膜表面からの外方拡
散を防止するため、TMP、TMB等の液体材料を恒温
槽にてバブリングにより気化させたガスそれぞれ20〜
100sccmに対し、窒素を2〜10SLM程度流し
て希釈した雰囲気中で900℃の温度に保ち5〜30分
程度熱処理を行うと、図1(b)に示すように通常の窒
素雰囲気中での熱処理を行った同様のBPSG膜のリフ
ロー形状よりも平坦性の優れたBPSG膜13’及びP
BSG膜13’上に成長したリンガラス、ボロンガラス
層14が得られる。リンガラス、ボロンガラス層14に
より、BPSG膜13’は外見上完全に平坦化されると
ともに外方拡散が押えられるため、実際のBPSG膜1
3’の平坦性も良好となる。
【0014】次に、図1(c)に示すように、CF4等
の沸素系ガスとO2ガスをエッチャントとしてBPSG
膜13とリンガラス、ボロンガラス層14の選択比が
1:1となる条件下で異方性エッチング法を用い、全面
エッチバックを行い平坦化を終了する。ここでBPSG
膜13’が窒素雰囲気中で熱処理を行ったものよりも平
坦性に優れる理由は膜表層からのP、Bの外方拡散が雰
囲気中のP、Bにより阻害されるためである。
の沸素系ガスとO2ガスをエッチャントとしてBPSG
膜13とリンガラス、ボロンガラス層14の選択比が
1:1となる条件下で異方性エッチング法を用い、全面
エッチバックを行い平坦化を終了する。ここでBPSG
膜13’が窒素雰囲気中で熱処理を行ったものよりも平
坦性に優れる理由は膜表層からのP、Bの外方拡散が雰
囲気中のP、Bにより阻害されるためである。
【0015】上記第1の実施例では900℃の熱処理を
用いてリフローを行ったが、第2の実施例では、800
℃程度の低温リフローを行う場合について説明する。ま
ず図1(a)と同様にBPSG膜3を成長した後、第1
の実施例と同様にTMP、TMBガスを150〜300
sccmに対し窒素ガスを2〜10SLM程度流して希
釈した雰囲気中で800℃の温度に保ち5〜30分程度
熱処理を行うと雰囲気中のP、Bが膜表層に拡散し、膜
表層のP、B濃度が第1の実施例の場合よりも高くな
り、図1(b)と同等の形状が得られる。以下、第1の
実施例と同様に異方性エッチングを用いて全面エッチバ
ックを行い平坦化を終了する。本実施例ではガラス層除
去方法として異方性エッチングによるエッチバックを用
いたが、これはエッチバックにより安全平坦化が実現で
きるためである。
用いてリフローを行ったが、第2の実施例では、800
℃程度の低温リフローを行う場合について説明する。ま
ず図1(a)と同様にBPSG膜3を成長した後、第1
の実施例と同様にTMP、TMBガスを150〜300
sccmに対し窒素ガスを2〜10SLM程度流して希
釈した雰囲気中で800℃の温度に保ち5〜30分程度
熱処理を行うと雰囲気中のP、Bが膜表層に拡散し、膜
表層のP、B濃度が第1の実施例の場合よりも高くな
り、図1(b)と同等の形状が得られる。以下、第1の
実施例と同様に異方性エッチングを用いて全面エッチバ
ックを行い平坦化を終了する。本実施例ではガラス層除
去方法として異方性エッチングによるエッチバックを用
いたが、これはエッチバックにより安全平坦化が実現で
きるためである。
【0016】
【発明の効果】以上説明したように本発明は、層間絶縁
膜として、例えばBPSG等の低融点の酸化シリコン膜
を形成し、更に形成した酸化シリコン膜中に添加された
不純物の飽和蒸気圧以上の雰囲気で融点以上の熱処理を
行う工程と、膜表面に成長したリンガラス、ボロンガラ
ス層を異方性エッチングにより除去する工程を組み合わ
せることにより、従来の平坦化方法のもつ不具合を生じ
させることなく、層間絶縁膜の優れた平坦性を実現する
ことができる。本発明を適用し、平坦化を行うことによ
りメタル配線の層間膜段差部に於ける残査によるショー
ト不良の低滅、リソグラフィー露光時のフォーカス不良
の低減等により歩留りを20%向上することができる。
また本発明では第2の実施例を用いることにより今後の
リフロー低温化にも対応できるため熱履歴を短縮し、浅
い拡散層の拡大の防止効果を発揮する。
膜として、例えばBPSG等の低融点の酸化シリコン膜
を形成し、更に形成した酸化シリコン膜中に添加された
不純物の飽和蒸気圧以上の雰囲気で融点以上の熱処理を
行う工程と、膜表面に成長したリンガラス、ボロンガラ
ス層を異方性エッチングにより除去する工程を組み合わ
せることにより、従来の平坦化方法のもつ不具合を生じ
させることなく、層間絶縁膜の優れた平坦性を実現する
ことができる。本発明を適用し、平坦化を行うことによ
りメタル配線の層間膜段差部に於ける残査によるショー
ト不良の低滅、リソグラフィー露光時のフォーカス不良
の低減等により歩留りを20%向上することができる。
また本発明では第2の実施例を用いることにより今後の
リフロー低温化にも対応できるため熱履歴を短縮し、浅
い拡散層の拡大の防止効果を発揮する。
【図1】本発明の第1の実施例を説明するための工程順
に示した半導体チップの断面図である。
に示した半導体チップの断面図である。
【図2】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
工程順に示した半導体チップの断面図である。
11 シリコン基板 12 回路パターン 13 層間絶縁膜(BPSG) 14 リンガラス、ボロンガラス層 15 酸化シリコン膜 16 フォトレジスト
Claims (2)
- 【請求項1】 半導体装置を構成する層間絶縁膜を燐、
ホウ素等の不純物を含んだ低融点の酸化シリコン膜を用
いて形成する工程と、形成された膜の融点以上の熱処理
を施し、前記酸化シリコン膜を流動させることにより平
坦化を行う熱処理工程とを含む半導体装置の製造方法に
おいて、 前記熱処理工程は、熱処理を行おうとする酸化シリコン
膜中の不純物と同じ元素を飽和蒸気圧以上に含む雰囲気
で行い、前記酸化シリコン膜を流動化させると共に、前
記酸化シリコン膜の表面よりも平坦な表面を有するガラ
ス層を前記酸化シリコン膜の表面に成長させることを特
徴とする半導体装置の製造方法。 - 【請求項2】 前記熱処理工程の後に、異方性エッチン
グによるエッチバックによって前記ガラス層を除去する
工程を含むことを特徴とする請求項1記載の半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5178053A JP2978680B2 (ja) | 1993-07-19 | 1993-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5178053A JP2978680B2 (ja) | 1993-07-19 | 1993-07-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0737886A JPH0737886A (ja) | 1995-02-07 |
JP2978680B2 true JP2978680B2 (ja) | 1999-11-15 |
Family
ID=16041784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5178053A Expired - Lifetime JP2978680B2 (ja) | 1993-07-19 | 1993-07-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2978680B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076342A (ja) * | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
JP4943663B2 (ja) * | 2005-04-06 | 2012-05-30 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
JP6245723B2 (ja) * | 2012-04-27 | 2017-12-13 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744216B2 (ja) * | 1986-07-23 | 1995-05-15 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-07-19 JP JP5178053A patent/JP2978680B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
今井 他,「化合物半導体デバイス[▲I▼]」,株式会社 工業調査会 1984.7.15,pp.149−150 |
Also Published As
Publication number | Publication date |
---|---|
JPH0737886A (ja) | 1995-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05243223A (ja) | 集積回路装置の製造方法 | |
JPH0745616A (ja) | 半導体装置の製造方法 | |
JP3414590B2 (ja) | 半導体装置の製造方法 | |
US20080132077A1 (en) | Method for manufacturing a fin field effect transistor | |
JP2978680B2 (ja) | 半導体装置の製造方法 | |
US20050142804A1 (en) | Method for fabricating shallow trench isolation structure of semiconductor device | |
JP3004129B2 (ja) | 半導体装置の製造方法 | |
JPH0786229A (ja) | 酸化シリコンのエッチング方法 | |
KR100780686B1 (ko) | 반도체소자의 제조방법 | |
JPS63177523A (ja) | コンタクトホ−ル形成方法 | |
JPH0468770B2 (ja) | ||
JP2570154B2 (ja) | 半導体装置の製造方法 | |
JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
KR100239668B1 (ko) | 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 | |
JPH04103123A (ja) | 配線形成方法 | |
JPH0629282A (ja) | 半導体装置の製造方法 | |
JPH03278535A (ja) | 半導体集積回路装置の製造方法 | |
JP3291387B2 (ja) | 半導体装置の製造方法 | |
CN116995032A (zh) | 半导体结构的形成方法 | |
JP3211634B2 (ja) | 半導体装置の製造方法 | |
JPH04158552A (ja) | 半導体装置の製造方法 | |
JPH05335297A (ja) | 半導体装置の製造方法 | |
JPH11354626A (ja) | 半導体素子の素子分離方法及び半導体装置 | |
JPH09213692A (ja) | シリコンの区域酸化による半導体集積回路の製造方法及び半導体集積回路の構造 | |
JPS6251243A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971209 |