JPS61150428A - デ−タ受信装置 - Google Patents
デ−タ受信装置Info
- Publication number
- JPS61150428A JPS61150428A JP59272480A JP27248084A JPS61150428A JP S61150428 A JPS61150428 A JP S61150428A JP 59272480 A JP59272480 A JP 59272480A JP 27248084 A JP27248084 A JP 27248084A JP S61150428 A JPS61150428 A JP S61150428A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- reception timing
- filter
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル信号を変調しアナログ信号として
受信するデータ受信装置に関する。特に、通信に先立っ
てトレーニング符号を受信する同期式データ受信装置に
関する。
受信するデータ受信装置に関する。特に、通信に先立っ
てトレーニング符号を受信する同期式データ受信装置に
関する。
二値交互パターン信号がトレーニング符号として付加さ
れたディジタル信号を受信するデータ受信装置において
、 二値交互パターン信号をデータ信号中の交互パターンか
ら識別して検出し、この検出出力に基づいて、受信タイ
ミング受信装置の制御位相角を制御することにより、 二値交互パターン信号の継続中の受信タイミング受信装
置の応答時間を再生ジッタを伴わずに短縮することがで
きるようにしたものである。
れたディジタル信号を受信するデータ受信装置において
、 二値交互パターン信号をデータ信号中の交互パターンか
ら識別して検出し、この検出出力に基づいて、受信タイ
ミング受信装置の制御位相角を制御することにより、 二値交互パターン信号の継続中の受信タイミング受信装
置の応答時間を再生ジッタを伴わずに短縮することがで
きるようにしたものである。
同期式データモデムでは受信部で送信タイミングに同期
した受信タイミング情報（受信クロック）を再生する必
要がある。一般に受信クロックは受信信号およびタイミ
ングパイロット信号から再生される。
した受信タイミング情報（受信クロック）を再生する必
要がある。一般に受信クロックは受信信号およびタイミ
ングパイロット信号から再生される。
ところで、タイミングパイロット信号を用いる方式は位
相同期時間（引き込み時間）は短いが帯域および信号電
力の有効利用という観点からは優れた方式ではない。受
信信号から引き込む方式は帯域および電力ともに有効に
利用されるが、全電力に含まれるタイミング情報成分の
比が小さく、したがってタイミング情報が少ないので引
き込みの時間が長引く欠点がある。
相同期時間（引き込み時間）は短いが帯域および信号電
力の有効利用という観点からは優れた方式ではない。受
信信号から引き込む方式は帯域および電力ともに有効に
利用されるが、全電力に含まれるタイミング情報成分の
比が小さく、したがってタイミング情報が少ないので引
き込みの時間が長引く欠点がある。
本発明はこのような欠点を除去し、引き込み時間の短い
受信タイミング再生を行うデータ受信装置を提供するこ
とを目的とする。
受信タイミング再生を行うデータ受信装置を提供するこ
とを目的とする。
本発明は、所定時間長の二値交互パターン信号が付加さ
れて到来するディジタル信号を復調してアナログ信号を
生成する復調回路と、上記ディジタル信号から受信タイ
ミング信号を再生する受信タイミング再生回路と、この
受信タイミング信号の位相角を制御する制御信号を生成
する制御信号発生回路とを備えたデータ受信装置で、前
述の問題点を解決するための手段として、上記制御信号
発生回路には、上記復調で生成されたアナログ信号から
二値交互パターンを検出する第一の検出手段と、この二
値交互パターンが所定時間に亘り継続状態にあることを
検出する第二の検出手段とを含み、上記タイミング再生
回路は、この第二の検出手段の検出出力により制御利得
を増大させる手段を含むことを特徴とする。
れて到来するディジタル信号を復調してアナログ信号を
生成する復調回路と、上記ディジタル信号から受信タイ
ミング信号を再生する受信タイミング再生回路と、この
受信タイミング信号の位相角を制御する制御信号を生成
する制御信号発生回路とを備えたデータ受信装置で、前
述の問題点を解決するための手段として、上記制御信号
発生回路には、上記復調で生成されたアナログ信号から
二値交互パターンを検出する第一の検出手段と、この二
値交互パターンが所定時間に亘り継続状態にあることを
検出する第二の検出手段とを含み、上記タイミング再生
回路は、この第二の検出手段の検出出力により制御利得
を増大させる手段を含むことを特徴とする。
また、上記第一の検出手段には、アナログ信号のナイキ
スト周波数成分の通過を阻止する第一のフィルタと、上
記アナログ信号の直流成分および上記ナイキスト周波数
成分の通過を阻止する第二のフィルタと、上記直流成分
の通過を阻止する第三のフィルタと、上記第一のフィル
タの出力、上記第二のフィルタの出力、上記第三のフィ
ルタの出力および第一の検出回路の出力に基づいて、二
値交互パターンを検出する第三の検出手段とを備えるこ
とができる。
スト周波数成分の通過を阻止する第一のフィルタと、上
記アナログ信号の直流成分および上記ナイキスト周波数
成分の通過を阻止する第二のフィルタと、上記直流成分
の通過を阻止する第三のフィルタと、上記第一のフィル
タの出力、上記第二のフィルタの出力、上記第三のフィ
ルタの出力および第一の検出回路の出力に基づいて、二
値交互パターンを検出する第三の検出手段とを備えるこ
とができる。
受信タイミング再生回路では到来するデータ信号に基づ
いてこれを同期したタイミングの受信タイミング信号が
生成される。このタイミング信号はその制御位相角が制
御されるが、この制御信号が制御信号発生回路で生成さ
れる。
いてこれを同期したタイミングの受信タイミング信号が
生成される。このタイミング信号はその制御位相角が制
御されるが、この制御信号が制御信号発生回路で生成さ
れる。
さて、所定時間長の二値交互パターン信号が付加された
ディジタル信号が到来すると、第一の検出手段によりこ
の二値交互パターン信号が検出され、第二の検出手段で
この交互パターンの継続時間が所定時間を越えたときに
有効にされる。
ディジタル信号が到来すると、第一の検出手段によりこ
の二値交互パターン信号が検出され、第二の検出手段で
この交互パターンの継続時間が所定時間を越えたときに
有効にされる。
この交互パターンシーケンス内では受信タイミング再生
回路の制御利得が大きくとられジッタ現象の発生が抑制
されなから同期引き込み時間が短縮される。
回路の制御利得が大きくとられジッタ現象の発生が抑制
されなから同期引き込み時間が短縮される。
〔実施例〕
以下、本発明の実施例装置を図面を参照して説明する。
第５図は本発明実施例データ受信装置の全体構成図であ
る。入力端子１１に到来するディジタル信号ａは、自動
利得制御回路１でレベル調整されて復調回路２に与えら
れる。その復調出力信号Ｃはアナログ信号であって出力
端子１２に送出される。
る。入力端子１１に到来するディジタル信号ａは、自動
利得制御回路１でレベル調整されて復調回路２に与えら
れる。その復調出力信号Ｃはアナログ信号であって出力
端子１２に送出される。
この出力信号は分岐されて、制御信号発生回路１３およ
び受信タイミング再生回路１４に印加される。
び受信タイミング再生回路１４に印加される。
受信タイミング再生回路１４は制御信号発生回路１３の
送出する制御信号すにより制御されて、受信タイミング
信号ｄを発生する。復調回路２はこの受信タイミング信
号ｄにより受信信号の論理値識別をを行う。
送出する制御信号すにより制御されて、受信タイミング
信号ｄを発生する。復調回路２はこの受信タイミング信
号ｄにより受信信号の論理値識別をを行う。
ここで本発明の特徴とするところは、制御信号発生回路
１３および受信タイミング再生回路１４にある。すなわ
ち、制御信号発生回路１３には、トレーニング符号（こ
こではＣＣＩＴＴ勧告Ｖ２９に規定される二値交互パタ
ーン）を検出する第一の検出手段と、これが一定時間持
続したときに制御信号すを送出する第二の検出手段とを
含む。受信タイミング再生回路１４はこの制御信号すが
入力するときに、その内部制御ループの制御利得を増大
させて、位相制御を速やかに実行するように構成される
。
１３および受信タイミング再生回路１４にある。すなわ
ち、制御信号発生回路１３には、トレーニング符号（こ
こではＣＣＩＴＴ勧告Ｖ２９に規定される二値交互パタ
ーン）を検出する第一の検出手段と、これが一定時間持
続したときに制御信号すを送出する第二の検出手段とを
含む。受信タイミング再生回路１４はこの制御信号すが
入力するときに、その内部制御ループの制御利得を増大
させて、位相制御を速やかに実行するように構成される
。
第１図はこの実施例装置に用いられる制御信号発生回路
の構成を示すスブロツタ構成図である。
の構成を示すスブロツタ構成図である。
第２図、第３図および第４図はこの実施例装置に用いら
れる受信タイミング再生回路であり、第２図は第一の実
施例回路の構成を示し、第３図は第二の実施例回路の構
成を示し、第４図は第三の実施例回路の構成を示す。
れる受信タイミング再生回路であり、第２図は第一の実
施例回路の構成を示し、第３図は第二の実施例回路の構
成を示し、第４図は第三の実施例回路の構成を示す。
まず、この実施例回路の構成を第１図ないし第４図に基
づいて説明する。この実施例回路は交互パターン制御回
路と受信タイミング再生回路とを備える。
づいて説明する。この実施例回路は交互パターン制御回
路と受信タイミング再生回路とを備える。
制御信号発生回路１３はナイキスト周波数を抑圧する第
一のフィルタ３ａと、直流およびナイキスト周波数を抑
圧する第二のフィルタ３ｂと、直流を抑圧する第三のフ
ィルタ３ｃと、第一のフィルタ３の出力を監視し、−符
号以前の信号と互いに逆相の信号が受信されているか否
かを検出する逆相検出回路４と、フィルタ出力を整流し
所定値と比較する比較回路５ａ 、５ｂおよび５ｃと、
否定回路６と、第一の論理積回路９および第二論理積回
路１１と、遅延阻止１０とを備える。復調回路２の出力
は第一のフィルタ３ａの入力、第二のフィルタ３ｂの入
力および第三のフィルタ３Ｃの人力に接続され、第一の
フィルタ３ａの出力に逆相検出回路４の人力および第一
の比較回路５ａの入力に接続される。第二のフィルタ３
ｂの出力は第二の比較回路５ｂの入力に接続され、第三
のフィルタ３ｃの出力は第三の比較回路５ｃの入力に接
続される。第二の比較回路５ｂの出力は否定回路６の入
力に接続される。逆相検出回路４の出力、第一の比較回
路５ａの出力、否定回路６の出力および第三の比較回路
５ｃの出力のそれぞれは第一の論理積回路７の入力に接
続される。第一の論理積回路７の出力は遅延回路８の入
力および第二の論理積回路９の一方の入力に接続され、
遅延回路８の出力は第二の論理積回路９の他方の入力に
接続される。第二の論理積回路９の出力は受信タイミン
グ再生回路１４の制御入力に接続される。
一のフィルタ３ａと、直流およびナイキスト周波数を抑
圧する第二のフィルタ３ｂと、直流を抑圧する第三のフ
ィルタ３ｃと、第一のフィルタ３の出力を監視し、−符
号以前の信号と互いに逆相の信号が受信されているか否
かを検出する逆相検出回路４と、フィルタ出力を整流し
所定値と比較する比較回路５ａ 、５ｂおよび５ｃと、
否定回路６と、第一の論理積回路９および第二論理積回
路１１と、遅延阻止１０とを備える。復調回路２の出力
は第一のフィルタ３ａの入力、第二のフィルタ３ｂの入
力および第三のフィルタ３Ｃの人力に接続され、第一の
フィルタ３ａの出力に逆相検出回路４の人力および第一
の比較回路５ａの入力に接続される。第二のフィルタ３
ｂの出力は第二の比較回路５ｂの入力に接続され、第三
のフィルタ３ｃの出力は第三の比較回路５ｃの入力に接
続される。第二の比較回路５ｂの出力は否定回路６の入
力に接続される。逆相検出回路４の出力、第一の比較回
路５ａの出力、否定回路６の出力および第三の比較回路
５ｃの出力のそれぞれは第一の論理積回路７の入力に接
続される。第一の論理積回路７の出力は遅延回路８の入
力および第二の論理積回路９の一方の入力に接続され、
遅延回路８の出力は第二の論理積回路９の他方の入力に
接続される。第二の論理積回路９の出力は受信タイミン
グ再生回路１４の制御入力に接続される。
次に、この制御信号発生回路の動作を第１図に基づいて
説明する。この回路に入力する受信信号に先立つトレー
ニング符号としては、ＣＣＩＴＴ勧告Ｖ２９などに参照
される符号が用いられ、トレーニング符号の始めのセグ
メントで二値交互パターンが一定時間送受信される。二
値交互パターンの受信時の復調出力はナイキスト周波数
（符号の繰り返し周波数の１７２の周波数）のスペクト
ラｌ、と上記勧告Ｖ２９で示されるＡＢＡＢ繰り返し符
号の場合のように、二点の選択により発生する直流成分
が含まれる。したがってフィルタ出力と交互に発生する
逆相を監視することにより、交互パターンのセグメント
を検出することが可能である。遅延回路１４では交互パ
ターンが一定時間以上連続することが検出されて、デー
タ信号中の交互パターンによる誤検出が防止される。出
力すは交互パターンのセグメントでオン状態、その他の
状態でオフ状態になる。
説明する。この回路に入力する受信信号に先立つトレー
ニング符号としては、ＣＣＩＴＴ勧告Ｖ２９などに参照
される符号が用いられ、トレーニング符号の始めのセグ
メントで二値交互パターンが一定時間送受信される。二
値交互パターンの受信時の復調出力はナイキスト周波数
（符号の繰り返し周波数の１７２の周波数）のスペクト
ラｌ、と上記勧告Ｖ２９で示されるＡＢＡＢ繰り返し符
号の場合のように、二点の選択により発生する直流成分
が含まれる。したがってフィルタ出力と交互に発生する
逆相を監視することにより、交互パターンのセグメント
を検出することが可能である。遅延回路１４では交互パ
ターンが一定時間以上連続することが検出されて、デー
タ信号中の交互パターンによる誤検出が防止される。出
力すは交互パターンのセグメントでオン状態、その他の
状態でオフ状態になる。
次に、第一の受信タイミング再生回路の動作を第２図に
基づいて説明する。この回路の応答は積分回路１６の積
分時定数で左右される。ここでスイッチ２１ａおよび２
１ｂを開閉させる積分時定数の変化が生ずる。通常にス
イッチ１６１および１６２ともに閉路状態である場合に
、交互パターン検出時にはスイッチ２１ａまたはスイッ
チ２１ｂの一方を開路状態にさせて積分時定数が小さく
制御されることにより、受信タイミング積分回路の応答
時間を短くし引き込み時間が短縮される。この積分時間
の短縮により受信タイミング再生回路の帯域は広がるが
、この場合には交互パターンのみでありナイキスト周波
数、直流以外のスペクトラムがないので再生タイミング
に大きなゆらぎ（ジッタ）が生じない。
基づいて説明する。この回路の応答は積分回路１６の積
分時定数で左右される。ここでスイッチ２１ａおよび２
１ｂを開閉させる積分時定数の変化が生ずる。通常にス
イッチ１６１および１６２ともに閉路状態である場合に
、交互パターン検出時にはスイッチ２１ａまたはスイッ
チ２１ｂの一方を開路状態にさせて積分時定数が小さく
制御されることにより、受信タイミング積分回路の応答
時間を短くし引き込み時間が短縮される。この積分時間
の短縮により受信タイミング再生回路の帯域は広がるが
、この場合には交互パターンのみでありナイキスト周波
数、直流以外のスペクトラムがないので再生タイミング
に大きなゆらぎ（ジッタ）が生じない。
次に、第二の受信タイミング再生回路の構成および動作
と第３図に基づいて説明する。この回路では、位相制御
がディジタル的に行われる交互パターン検出出力信号す
がオフ状態のときに回路基本クロック信号ｆのクロック
が１／４±１分周される。また交互パターン検出出力信
号すがオン状態のときは基本クロック信号ｆのクロック
が１／４±２分周される。この実施例では交互パターン
検出時に回路の制御幅が拡大されて引き込みが早められ
る。
と第３図に基づいて説明する。この回路では、位相制御
がディジタル的に行われる交互パターン検出出力信号す
がオフ状態のときに回路基本クロック信号ｆのクロック
が１／４±１分周される。また交互パターン検出出力信
号すがオン状態のときは基本クロック信号ｆのクロック
が１／４±２分周される。この実施例では交互パターン
検出時に回路の制御幅が拡大されて引き込みが早められ
る。
次に、第４図に示される第三の受信タイミング再生回路
では、交互パターン検出時にラグフィルタの定数が変更
されてループの応答が早められる。
では、交互パターン検出時にラグフィルタの定数が変更
されてループの応答が早められる。
本発明は、以上説明したように、トレーニング符号の始
めの交互パターンセグメントを検出し、そのセグメント
内での受信タイミング制御利得を大きくすることにより
、同期時間（引き込み時間）を早める効果がある。
めの交互パターンセグメントを検出し、そのセグメント
内での受信タイミング制御利得を大きくすることにより
、同期時間（引き込み時間）を早める効果がある。
また、交互パターンシーケンス中はナイキスト周波数、
直流成分以外は回線のノイズのみであり、これは小さい
ので制御利得を大きくしたことに伴うジッタなどの増大
を比較的小さい程度に抑圧する効果がある。
直流成分以外は回線のノイズのみであり、これは小さい
ので制御利得を大きくしたことに伴うジッタなどの増大
を比較的小さい程度に抑圧する効果がある。
特に、通信に先立ってトレーニング符号を送受信する場
合に、短い時間でトレーニングを完了させることができ
るので、通信の時間的効率を向上させる効果がある。
合に、短い時間でトレーニングを完了させることができ
るので、通信の時間的効率を向上させる効果がある。
第１図は本発明実施例装置に用いられる制御信号発生回
路の構成を示すブロック構成図。 第２図ないし第４図のそれぞれは、本発明実施例装置に
用いられる受信タイミング再生回路の構成を示すブロッ
ク構成図。 第５図はデータ受信装置の全体構成図。 ■・・・ＡＧＣ回路、２・・・復調回路、３・・・フィ
ルタ、４・・・逆相検出回路、５・・・比較回路、６．
２６・・・否定回路、７．９．２８・・・論理積回路、
８・・・遅延回路、１３・・・受信タイミング再生回路
、１４・・・制御信号発生回路、１５・・・位相比較回
路、１６・・・積分回路、１７・・・電圧制御発振器、
１８・・・カウンタ回路、２５．３０・・・フリップフ
ロップ、１９・・・ラグフィルタ、２５．３０・・・フ
リップフロップ、２９・・・ナンド回路、ａ・・・受信
信号、ｂ・・・交互パターン検出出力信号、Ｃ・・・タ
イミング情報、ｄ・・・受信タイミング信号、ｅ・・・
書込パルス、【・・・基本クロック信号。
路の構成を示すブロック構成図。 第２図ないし第４図のそれぞれは、本発明実施例装置に
用いられる受信タイミング再生回路の構成を示すブロッ
ク構成図。 第５図はデータ受信装置の全体構成図。 ■・・・ＡＧＣ回路、２・・・復調回路、３・・・フィ
ルタ、４・・・逆相検出回路、５・・・比較回路、６．
２６・・・否定回路、７．９．２８・・・論理積回路、
８・・・遅延回路、１３・・・受信タイミング再生回路
、１４・・・制御信号発生回路、１５・・・位相比較回
路、１６・・・積分回路、１７・・・電圧制御発振器、
１８・・・カウンタ回路、２５．３０・・・フリップフ
ロップ、１９・・・ラグフィルタ、２５．３０・・・フ
リップフロップ、２９・・・ナンド回路、ａ・・・受信
信号、ｂ・・・交互パターン検出出力信号、Ｃ・・・タ
イミング情報、ｄ・・・受信タイミング信号、ｅ・・・
書込パルス、【・・・基本クロック信号。
Claims (2)
- （１）所定時間長の二値交互パターン信号が付加されて
到来するディジタル信号を復調してアナログ信号を生成
する復調回路と、 上記ディジタル信号から受信タイミング信号を再生する
受信タイミング再生回路と、 この受信タイミング信号を制御する制御信号を生成する
制御信号発生回路と を備えたデータ受信装置において、 上記制御信号発生回路には、 上記復調回路で生成されたアナログ信号から二値交互パ
ターンを検出する第一の検出手段と、この二値交互パタ
ーンが所定時間に亘り継続状態にあることを検出する第
二の検出手段と を含み、 上記タイミング再生回路は、この第二の検出手段の検出
出力により制御利得を増大させる手段を含む ことを特徴とするデータ受信装置。 - （２）第一の検出手段には、 アナログ信号のナイキスト周波数成分の通過を阻止する
第一のフィルタと、 上記アナログ信号の直流成分および上記ナイキスト周波
数成分の通過を阻止する第二のフィルタと、 上記直流成分の通過を阻止する第三のフィルタと、 上記第一のフィルタの出力、上記第二のフィルタの出力
、上記第三のフィルタの出力および第一の検出回路の出
力に基づいて、二値交互パターンを検出する第三の検出
手段と を備えた 特許請求の範囲第（１）項に記載のデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59272480A JPS61150428A (ja) | 1984-12-24 | 1984-12-24 | デ−タ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59272480A JPS61150428A (ja) | 1984-12-24 | 1984-12-24 | デ−タ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61150428A true JPS61150428A (ja) | 1986-07-09 |
Family
ID=17514510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59272480A Pending JPS61150428A (ja) | 1984-12-24 | 1984-12-24 | デ−タ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150428A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241249A (ja) * | 1988-03-22 | 1989-09-26 | Fujitsu Ltd | トレーニング信号検出装置 |
-
1984
- 1984-12-24 JP JP59272480A patent/JPS61150428A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241249A (ja) * | 1988-03-22 | 1989-09-26 | Fujitsu Ltd | トレーニング信号検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4029900A (en) | Digital synchronizing signal recovery circuits for a data receiver | |
| EP0047303A1 (en) | METHOD AND DEVICE FOR DEMODULATING FOUR-PHASE DIFFERENTIAL TRANSMISSIONS. | |
| JPS6220488A (ja) | 文字多重放送受信装置 | |
| JPS5926136B2 (ja) | クロツク再生回路 | |
| JPS61150428A (ja) | デ−タ受信装置 | |
| US6639951B1 (en) | Digital demodulator | |
| JPH06296184A (ja) | クロック再生回路 | |
| US4490820A (en) | Reception system for key telephone system | |
| JPH0528010B2 (ja) | ||
| JP2679621B2 (ja) | クロック抽出回路 | |
| JP2748875B2 (ja) | クロック抽出回路 | |
| JP2982860B2 (ja) | クロック抽出回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPS5819055A (ja) | クロツク再生回路 | |
| JPH0229258B2 (ja) | ||
| JPH10308082A (ja) | データセパレータ | |
| SU792603A1 (ru) | Видеорегенератор дл систем св зи с импульсно-кодовой модул цией | |
| JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
| JPH10173642A (ja) | クロック同期回路 | |
| JPS6028457B2 (ja) | クロツク再生回路 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPH08265219A (ja) | クロック信号再生回路 | |
| JPH06244772A (ja) | クロック同期方法と装置 | |
| JPH05235927A (ja) | データ再生タイミング発生方法 | |
| JPS60194850A (ja) | 位相同期送受信装置 |