JP2679621B2 - クロック抽出回路 - Google Patents
クロック抽出回路Info
- Publication number
- JP2679621B2 JP2679621B2 JP6098822A JP9882294A JP2679621B2 JP 2679621 B2 JP2679621 B2 JP 2679621B2 JP 6098822 A JP6098822 A JP 6098822A JP 9882294 A JP9882294 A JP 9882294A JP 2679621 B2 JP2679621 B2 JP 2679621B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- value
- transmission information
- pattern detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
用いたクロック抽出回路に関する。
すように、入力デジタル信号を受けて抽出クロック信号
を発生するデジタルPLL回路1を有し、このデジタル
PLL回路1の抽出クロック信号を波形整形回路2に与
えるものが知られている。
デジタルPLL回路1のQ値により同期引込み時間や同
期保持能力が決定されており、Q値を低くすると同期引
込み時間が短縮でき、かつ、Q値を高くすると同期保持
能力が向上される。このため、同期引込み時間が短く、
同期保持能力が高いデジタルPLL回路1を用いたクロ
ック抽出回路を実現する場合には、デジタルPLL回路
1のQ値を制御することが必要となる。
抽出回路としては、例えば、特開昭62−47233号
公報に記載のように、受信した入力デジタル信号の信号
対雑音比の良否判定を行い、信号対雑音比が良い場合に
は、デジタルPLL回路のQ値を高くし同期保持能力を
向上させ、信号対雑音比が悪い場合には、デジタルPL
L回路のQの値を低くし同期引込み時間を短縮するもの
が知られている。
回路のQ値を制御しないクロック抽出回路では、Q値が
高いと同期引込みに要する時間が長くなり、また、Q値
が低いと同期外れが起こり易くなり、迅速でしかも安定
したクロック抽出が得られないという問題がある。
載のクロック抽出回路をTDMA方式のように断続的に
情報を伝送するシステムに適用した場合、情報の受信を
開始した直後において、同期引込み時間が長くなること
が想定される。これは、情報の受信を開始した直後は、
信号対雑音比は一般的に良い状態にあり、前記クロック
抽出回路では、デジタルPLL回路のQ値が高くなり同
期引込み時間が長くなってしまうという問題がある。
るシステムにおいても、クロック信号を迅速にかつ安定
して抽出することができるクロック抽出回路を提供する
ことにある。
決するために、デジタルPLL回路を有するクロック抽
出回路において、入力デジタル信号を受けて特定の同期
パターンを検出してパターン検出信号を出力する同期パ
ターン検出回路と、この同期パターン検出回路に接続さ
れ前記パターン検出信号を受けた時に前記デジタルPL
L回路のQ値を低値から高値に切り換えるQ値制御回路
とを具備することを特徴とする。
するクロック抽出回路において、入力デジタル信号を受
けて特定の同期パターンを検出してパターン検出信号を
出力する同期パターン検出回路と、この同期パターン検
出回路とデジタルPLL回路とに接続され前記デジタル
PLL回路のQ値を制御するQ値制御回路と、前記同期
パターン検出回路に接続され前記パターン検出信号を受
けてから一定時間だけ出力信号がONとなるタイマ回路
と、前記入力デジタル信号を受けて伝送情報の有無を判
定して伝送情報が有る場合に伝送情報有信号を出力する
伝送情報判定回路と、この伝送情報判定回路とタイマ回
路とQ値制御回路とに接続され前記タイマ回路の出力信
号がONである間に前記伝送情報有信号を受けた後にこ
の伝送情報有信号が無くなった時に第1のリセット信号
を発生して前記Q値制御回路に与え、また、前記タイマ
回路の出力信号がONである間に前記伝送情報有信号を
受けない時に第2のリセット信号を発生して前記Q値制
御回路に与えるリセット信号発生回路とを具備し、前記
Q値制御回路は、前記パターン検出信号を受けた時に前
記デジタルPLL回路のQ値を低値から高値に切り換
え、かつ、前記第1のリセット信号または第2のリセッ
ト信号を受けた時に前記デジタルPLL回路のQ値を高
値から低値に切り換えることを特徴とする。
明する。
図である。
LL回路1を有するクロック抽出回路において、入力デ
ジタル信号を受ける同期パターン検出回路3と、この同
期パターン検出回路3とデジタルPLL回路1とに接続
されたQ値制御回路4と、前記同期パターン検出回路3
に接続されたタイマ回路5と、前記入力デジタル信号を
受ける伝送情報判定回路6と、この伝送情報判定回路6
とタイマ回路5とQ値制御回路4とに接続されたリセッ
ト信号発生回路7とを具備している。
デジタル信号を受けて特定の同期パターンを検出してパ
ターン検出信号を出力する。前記Q値制御回路4は、前
記デジタルPLL回路1のQ値を制御する。前記タイマ
回路5は、前記同期パターン検出回路3に接続され前記
パターン検出信号を受けてから一定時間だけ出力信号が
ONとなる。前記伝送情報判定回路6は、前記入力デジ
タル信号を受けて伝送情報の有無を判定して伝送情報が
有る場合に伝送情報有信号を出力する。
情報判定回路6とタイマ回路5とQ値制御回路4とに接
続され前記タイマ回路5の出力信号がONである間に伝
送情報判定回路6から伝送情報有信号を受けた後にこの
伝送情報有信号が無くなった時に第1のリセット信号を
発生して前記Q値制御回路4に与え、また、前記タイマ
回路5の出力信号がONである間に伝送情報判定回路6
から伝送情報有信号を受けない時に第2のリセット信号
を発生して前記Q値制御回路4に与える。
回路3からパターン検出信号を受けた時に前記デジタル
PLL回路4のQ値を低値から高値に切り換え、かつ、
リセット信号発生回路7から第1のリセット信号または
第2のリセット信号を受けた時に前記デジタルPLL回
路1のQ値を高値から低値に切り換える。
同期パターンが検出されるまでの間は、Q値が低く設定
されて同期引込み時間が短縮される状態にある。したが
って、この状態ではデ入力ジタル信号に対して迅速に引
込みを行い、クロック抽出を迅速に行う。そして、前記
デジタルPLL回路1は、同期パターンが検出された後
は、Q値が高く設定されるため、抽出したクロック抽出
に対して同期保持能力が高められ、同期状態を安定に保
持することになる。また、ノイズ等を同期パターンとし
て誤検出した場合には、一定時間の経過後にタイマ回路
5からの信号を受けてQ値制御回路4がデジタルPLL
回路1のQ値を低く設定する。
図2および図3のタイミングチャートを参照して説明す
る。
ートであり、伝送情報を受信した場合の回路の各部の動
作タイミングを示す。
ある場合には、同期パターン検出回路3は、入力デジタ
ル信号を受けて特定の同期パターンを検出してパターン
検出信号を出力する。このパターン検出信号を受けたデ
ジタルPLL回路1のQ値は、Q値制御回路4により低
値から高値に切り換えられる。リセット信号発生回路7
は、タイマ回路5の出力信号がONである間に伝送情報
判定回路6から伝送情報有信号を受けた後にこの伝送情
報有信号が無くなった時に第1のリセット信号を発生し
てQ値制御回路4に与えるから、Q値制御回路4はデジ
タルPLL回路1のQ値を高値から低値に切り換える。
ートであり、伝送情報を受信しない場合の回路の各部の
動作タイミングを示す。
ある場合には、同期パターン検出回路3は、入力デジタ
ル信号を受けて特定の同期パターンを検出してパターン
検出信号を出力する。このパターン検出信号を受けたデ
ジタルPLL回路1のQ値は、Q値制御回路4により低
値から高値に切り換えられる。リセット信号発生回路7
は、タイマ回路5の出力信号がONである間に伝送情報
判定回路6から伝送情報有信号を受けない時(すなわ
ち、ノイズを受けた時)に第2のリセット信号を発生し
てQ値制御回路4に与えるから、Q値制御回路4はデジ
タルPLL回路1のQ値を高値から低値に切り換える。
ーンを検出するまではデジタルPLL回路のQ値を低く
して同期引込み時間を短縮させ、かつ、同期パターンを
検出したときにはQ値を高くして同期保持能力を向上さ
せ、また、同期パターンを検出してから一定時間の経過
後に伝送情報が無い場合にはデジタルPLL回路のQ値
を高値から低値に切り換えるから、迅速でかつ安定した
クロック抽出が実現できる。
タイミングチャートである。
タイミングチャートである。
る。
Claims (1)
- 【請求項1】 デジタルPLL回路を有するクロック抽
出回路において、入力デジタル信号を受けて特定の同期
パターンを検出してパターン検出信号を出力する同期パ
ターン検出回路と、この同期パターン検出回路とデジタ
ルPLL回路とに接続され前記デジタルPLL回路のQ
値を制御するQ値制御回路と、前記同期パターン検出回
路に接続され前記パターン検出信号を受けてから一定時
間だけ出力信号がONとなるタイマ回路と、前記入力デ
ジタル信号を受けて伝送情報の有無を判定して伝送情報
が有る場合に伝送情報有信号を出力する伝送情報判定回
路と、この伝送情報判定回路とタイマ回路とQ値制御回
路とに接続され前記タイマ回路の出力信号がONである
間に前記伝送情報有信号を受けた後にこの伝送情報有信
号が無くなった時に第1のリセット信号を発生して前記
Q値制御回路に与え、また、前記タイマ回路の出力信号
がONである間に前記伝送情報有信号を受けない時に第
2のリセット信号を発生して前記Q値制御回路に与える
リセット信号発生回路とを具備し、前記Q値制御回路
は、前記パターン検出信号を受けた時に前記デジタルP
LL回路のQ値を低値から高値に切り換え、かつ、前記
第1のリセット信号または第2のリセット信号を受けた
時に前記デジタルPLL回路のQ値を高値から低値に切
り換えることを特徴とするクロック抽出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6098822A JP2679621B2 (ja) | 1994-05-12 | 1994-05-12 | クロック抽出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6098822A JP2679621B2 (ja) | 1994-05-12 | 1994-05-12 | クロック抽出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07307729A JPH07307729A (ja) | 1995-11-21 |
JP2679621B2 true JP2679621B2 (ja) | 1997-11-19 |
Family
ID=14230004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6098822A Expired - Lifetime JP2679621B2 (ja) | 1994-05-12 | 1994-05-12 | クロック抽出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2679621B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196571A (ja) * | 1984-10-16 | 1986-05-15 | Pioneer Electronic Corp | 信号読取装置 |
-
1994
- 1994-05-12 JP JP6098822A patent/JP2679621B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07307729A (ja) | 1995-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0212422B2 (ja) | ||
JPH07336342A (ja) | クロック再生回路 | |
JP2000197016A (ja) | データ抽出回路 | |
KR100297155B1 (ko) | 오버 샘플링형 클록 복구회로 및 그 클록신호 위상 조절방법 | |
JP2679621B2 (ja) | クロック抽出回路 | |
JP3052576B2 (ja) | 表示付き無線選択呼出受信機 | |
JPH05243992A (ja) | Pll回路 | |
JP3039497B2 (ja) | クロック抽出回路、通信システム及び送信装置 | |
JPH10336246A (ja) | 光パケット同期回路 | |
JPS61150428A (ja) | デ−タ受信装置 | |
JPH03192837A (ja) | 同期回路 | |
JPH10285428A (ja) | 半導体集積回路 | |
JPH10247954A (ja) | クロック抽出回路 | |
JPH08237243A (ja) | フレーム同期方式 | |
JP2000134189A (ja) | クロック抽出回路およびクロック抽出方法 | |
JP4658759B2 (ja) | ディジタル信号伝送インタフェース回路とそのループ切り替え方法 | |
JPS6223252A (ja) | クロツク再生装置 | |
JPH08195674A (ja) | クロック抽出回路 | |
JPH10173642A (ja) | クロック同期回路 | |
JP2000261421A (ja) | クロック及びデータ再生回路 | |
JP3021525B2 (ja) | 同期信号の即時同期方式 | |
JP2628564B2 (ja) | 位相固定ループ回路及び信号送受信装置 | |
JPH09284268A (ja) | クロック抽出回路 | |
JP2001230825A (ja) | ディジタル信号中継伝送装置 | |
JPS6388943A (ja) | 復調器制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term |