JPS61114226A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPS61114226A JPS61114226A JP23490184A JP23490184A JPS61114226A JP S61114226 A JPS61114226 A JP S61114226A JP 23490184 A JP23490184 A JP 23490184A JP 23490184 A JP23490184 A JP 23490184A JP S61114226 A JPS61114226 A JP S61114226A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- input terminals
- lsi chip
- chip
- same input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
チップ金直接接続したチップオン液晶表示素子に係り、
特にLSIチップの入力結線構造に関する。
特にLSIチップの入力結線構造に関する。
従来のチップオン液晶表示素子は、第1図に示すように
下電、極基板1上に複数個のLSIチップ2が半田接続
されている。そして、下電極基板l上に形成された外部
端子3t−前記LSIチップ2に接続する場合は、外部
端子3に接続された多層金属膜からなる入力配置I4お
よびLSIチップ2に接続された同士、kに多層金属膜
からなる入力配線5金それぞれ液晶セル中1で導き、導
電ペースト6を介して上電極基板7に形成された配電(
8へ移して配線交差ケ行ない、各LSIチップ2間の入
力結線を行なっている。
下電、極基板1上に複数個のLSIチップ2が半田接続
されている。そして、下電極基板l上に形成された外部
端子3t−前記LSIチップ2に接続する場合は、外部
端子3に接続された多層金属膜からなる入力配置I4お
よびLSIチップ2に接続された同士、kに多層金属膜
からなる入力配線5金それぞれ液晶セル中1で導き、導
電ペースト6を介して上電極基板7に形成された配電(
8へ移して配線交差ケ行ない、各LSIチップ2間の入
力結線を行なっている。
しかじなtバら、かかる構造でかよ導電ペースト6を設
ける接続部9における接触抵抗の九に)に、例えはグラ
フィック液晶表示素子のように杓数個のLSIチップ2
を下l!極基叛1上に接続すると、吹示むら、データタ
イミングの遅れなどを起す欠点がおった。
ける接続部9における接触抵抗の九に)に、例えはグラ
フィック液晶表示素子のように杓数個のLSIチップ2
を下l!極基叛1上に接続すると、吹示むら、データタ
イミングの遅れなどを起す欠点がおった。
本発明の目的は、入力配線抵抗全下けることができ、表
示むら、データタイミングの遅jなどが改善される液晶
表示素子全提供することにちる。
示むら、データタイミングの遅jなどが改善される液晶
表示素子全提供することにちる。
本発明は、LSIチップの同一入力端子を一鏡面対称状
に配置し、隣接するLSIチップの同一入力端子同志を
それぞれ結線したことを特徴とする特〔発明の実施例〕 以下、本発明の一実施例金弟2図により説明する。上電
極基板10上(tこ(d親薮佃の液晶蜆・、動用のLS
IチップII、12が半田接続されている。
に配置し、隣接するLSIチップの同一入力端子同志を
それぞれ結線したことを特徴とする特〔発明の実施例〕 以下、本発明の一実施例金弟2図により説明する。上電
極基板10上(tこ(d親薮佃の液晶蜆・、動用のLS
IチップII、12が半田接続されている。
前記LSIチップIt、12は、第3図に示すように中
央の入力端子A、 (<中心として鏡面対称状に同一入
力端子B1とB2、C1とC2とがそれぞれ配置されて
いる。そして、−下mk基板10上に形成された外部端
子13と前記LSIチップ11,12およびLSIチッ
プ11.+2同志は、それぞれ上電極基板10上に形成
6れた多層金稙膜の配線14.15で結線されている。
央の入力端子A、 (<中心として鏡面対称状に同一入
力端子B1とB2、C1とC2とがそれぞれ配置されて
いる。そして、−下mk基板10上に形成された外部端
子13と前記LSIチップ11,12およびLSIチッ
プ11.+2同志は、それぞれ上電極基板10上に形成
6れた多層金稙膜の配線14.15で結線されている。
前記配線14は。
外部端子13のAとLSIナツプ11のA1外部端子1
3のBとI、81チツプIIのB1、外部端子13のC
とLSIチップ11のC1とが結線、すなわち同一入力
端子同志が結線されている。、また配線15も同様に、
LSiチップIIのAとLSIチップI2のA%LSI
チップIIのB、とL S Iチップ12のBhLSI
チップ11のC冨とLSIチップI2の01とが結線、
すなわち同一入力端子同志が結線されている。前記各L
SIチップ11.12の出力端子は1図示しないが?I
’E米と同様に液晶セル内の込物導電膜よりなるパター
ン電極に結線されている。なお5図中、+6Vi、上電
極基板を示す。
3のBとI、81チツプIIのB1、外部端子13のC
とLSIチップ11のC1とが結線、すなわち同一入力
端子同志が結線されている。、また配線15も同様に、
LSiチップIIのAとLSIチップI2のA%LSI
チップIIのB、とL S Iチップ12のBhLSI
チップ11のC冨とLSIチップI2の01とが結線、
すなわち同一入力端子同志が結線されている。前記各L
SIチップ11.12の出力端子は1図示しないが?I
’E米と同様に液晶セル内の込物導電膜よりなるパター
ン電極に結線されている。なお5図中、+6Vi、上電
極基板を示す。
このように、配線抵抗が高くなる液晶セル内配置#父差
を行なわないで被数個のLSIチップ11、I2の入力
配@を行なっているので、各LSIチップII、12の
入力?#i線全容易に行なうことができると共に、入力
配線抵抗が下る。
を行なわないで被数個のLSIチップ11、I2の入力
配@を行なっているので、各LSIチップII、12の
入力?#i線全容易に行なうことができると共に、入力
配線抵抗が下る。
なお、上記実施例においては、2個のLSIチップII
、+2’を接続した場合について説明したが、3個以上
のLSIチップ?接続した場合も同様に各LSIチップ
の入力結線?行なうことができることはいうまでもない
。
、+2’を接続した場合について説明したが、3個以上
のLSIチップ?接続した場合も同様に各LSIチップ
の入力結線?行なうことができることはいうまでもない
。
以上の説明から明らかな如く1本発明によれば。
LSIチップの同一入力端子を鏡面対称状に配置し、隣
接するLSIチップの同一入力端子をそれぞれ結線して
なるので、入力結線全容易に行なうことができると共に
、入力配線抵抗を下げることができ1表示むら、データ
タイミングの遅れなどが著しく改善される。
接するLSIチップの同一入力端子をそれぞれ結線して
なるので、入力結線全容易に行なうことができると共に
、入力配線抵抗を下げることができ1表示むら、データ
タイミングの遅れなどが著しく改善される。
第1図は従来例を示し、(a)は正面概略説明図、(b
)は側面図、第2図は本発明の一実施例を示し。 (a)は正面概略説明図、(b)は1111而図、第3
図は第2図のLSIチップの結紳ヲ示す1Q、大正面図
である。 IO・・・・下框i基板、1!、12・・・・LSIチ
ップ。 13・・・・外部端子、 + 4. 15曲配線、1
6・用上電−→ − 第1必 (’L) (α) (b) <b) 第3図
)は側面図、第2図は本発明の一実施例を示し。 (a)は正面概略説明図、(b)は1111而図、第3
図は第2図のLSIチップの結紳ヲ示す1Q、大正面図
である。 IO・・・・下框i基板、1!、12・・・・LSIチ
ップ。 13・・・・外部端子、 + 4. 15曲配線、1
6・用上電−→ − 第1必 (’L) (α) (b) <b) 第3図
Claims (1)
- 液晶セルを構成する上下電極基板の一方の電極基板に複
数個の液晶駆動用のLSIチップを接続してなる液晶表
示素子において、前記LSIチップの同一入力端子を鏡
面対称状に配置し、隣接するLSIチップの同一入力端
子同志をそれぞれ結線してなる液晶表示素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23490184A JPS61114226A (ja) | 1984-11-09 | 1984-11-09 | 液晶表示素子 |
GB08527155A GB2166899B (en) | 1984-11-09 | 1985-11-04 | Liquid crystal display device |
US06/795,454 US4687300A (en) | 1984-11-09 | 1985-11-06 | Liquid crystal display device |
DE19853539531 DE3539531A1 (de) | 1984-11-09 | 1985-11-07 | Fluessigkristallanzeige |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23490184A JPS61114226A (ja) | 1984-11-09 | 1984-11-09 | 液晶表示素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61114226A true JPS61114226A (ja) | 1986-05-31 |
Family
ID=16978073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23490184A Pending JPS61114226A (ja) | 1984-11-09 | 1984-11-09 | 液晶表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61114226A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62153994A (ja) * | 1985-12-27 | 1987-07-08 | 三菱電機株式会社 | 表示装置 |
JPS62237484A (ja) * | 1986-04-09 | 1987-10-17 | 三菱電機株式会社 | 表示装置 |
JPS632980U (ja) * | 1986-06-23 | 1988-01-09 | ||
JPH03127324U (ja) * | 1990-04-02 | 1991-12-20 | ||
US5592199A (en) * | 1993-01-27 | 1997-01-07 | Sharp Kabushiki Kaisha | Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same |
-
1984
- 1984-11-09 JP JP23490184A patent/JPS61114226A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62153994A (ja) * | 1985-12-27 | 1987-07-08 | 三菱電機株式会社 | 表示装置 |
JPH0640247B2 (ja) * | 1985-12-27 | 1994-05-25 | 三菱電機株式会社 | 表示装置 |
JPS62237484A (ja) * | 1986-04-09 | 1987-10-17 | 三菱電機株式会社 | 表示装置 |
JPS632980U (ja) * | 1986-06-23 | 1988-01-09 | ||
JPH03127324U (ja) * | 1990-04-02 | 1991-12-20 | ||
US5592199A (en) * | 1993-01-27 | 1997-01-07 | Sharp Kabushiki Kaisha | Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same |
US5670994A (en) * | 1993-01-27 | 1997-09-23 | Sharp Kabushiki Kaisha | Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05160290A (ja) | 回路モジュール | |
JPH0540274A (ja) | 液晶装置 | |
JP3570165B2 (ja) | 表示装置 | |
JPS61114226A (ja) | 液晶表示素子 | |
JP2730536B2 (ja) | 液晶表示装置 | |
JP3350352B2 (ja) | 配線パターンを有する半導体装置の支持基体 | |
JPH05107551A (ja) | 液晶デイスプレイパネルの配線構造 | |
JP3237038B2 (ja) | 液晶表示装置 | |
JPH0582937A (ja) | 半導体装置 | |
JPH07263485A (ja) | Icチップおよびそれと基板との接続構造 | |
JPS61125066A (ja) | 半導体装置 | |
JPS59129834A (ja) | 液晶表示素子 | |
JPH04218933A (ja) | 液晶表示装置 | |
JP2572134Y2 (ja) | 基板の配線構造 | |
JPS59224154A (ja) | ゲ−トアレイ | |
JPH06110071A (ja) | 液晶表示装置 | |
JPH04283722A (ja) | 液晶表示装置 | |
JP2535878Y2 (ja) | Ic素子 | |
JPH0618385Y2 (ja) | 表示装置 | |
JPS6081852A (ja) | 半導体装置 | |
JPS63276029A (ja) | 液晶駆動用半導体素子 | |
JPH0385587A (ja) | 表示装置 | |
JPS63275146A (ja) | 液晶駆動用半導体素子 | |
JPS6215586A (ja) | 表示素子 | |
JPS6381384A (ja) | 表示装置 |