JPS61107516A - レジスト膜のパタ−ン形成方法 - Google Patents
レジスト膜のパタ−ン形成方法Info
- Publication number
- JPS61107516A JPS61107516A JP59229902A JP22990284A JPS61107516A JP S61107516 A JPS61107516 A JP S61107516A JP 59229902 A JP59229902 A JP 59229902A JP 22990284 A JP22990284 A JP 22990284A JP S61107516 A JPS61107516 A JP S61107516A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- resist film
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Magnetic Heads (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Thin Magnetic Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、レジスト膜のパターン形成方法に関し、特
に厚いレジスト膜に対して高解像度でパターン形成する
ための新しいパターン形ｇ 方Ｌ に関するものである
。
に厚いレジスト膜に対して高解像度でパターン形成する
ための新しいパターン形ｇ 方Ｌ に関するものである
。
薄膜磁気ヘッドのコイル導体などの厚い材料層を形成す
る際に利用して有効なレジスト膜パターン形成方法とし
て、特開昭５８−１１４４３０号公報に示す方法が知ら
れており、それにつき第２図を参照して簡単に説明する
。
る際に利用して有効なレジスト膜パターン形成方法とし
て、特開昭５８−１１４４３０号公報に示す方法が知ら
れており、それにつき第２図を参照して簡単に説明する
。
まず第２図（ａ）を参照して、基板１１に３．５μｍ程
度の厚い第１のレジストｌＩ＊１２を塗布後、その上に
アルミニウムなど露光に対し不透明である０、１μｍの
金属膜１３を蒸着法などで形成し、さらにその上に０．
５μｍ程度の第２のレジスト膜１４を塗布する。そして
第２のレジスト膜１４を所定パターンを有するフォトマ
スク 〈図示せず）により露光し、現像して第２レジス
トパターンを形成する。次ぎに第２図（ｂｌを参照して
、前記第２レジストパターンをマスクにして金属膜１３
をエツチング後、基板全面を露光する。さらに現像を加
えることにより、第２図（Ｃ１に示す如き垂直な壁を持
つ高解像な第ルジストパターンが形成される。この後、
例えば図示しないが金属膜１３を除去してから基板１１
の表面に予め導電膜を付着し、それをメッキ浴に浸して
電解メッキ処理すれば第ルジストパターンに対応する所
望のコイル導体を当該基板上に析出することができる。
度の厚い第１のレジストｌＩ＊１２を塗布後、その上に
アルミニウムなど露光に対し不透明である０、１μｍの
金属膜１３を蒸着法などで形成し、さらにその上に０．
５μｍ程度の第２のレジスト膜１４を塗布する。そして
第２のレジスト膜１４を所定パターンを有するフォトマ
スク 〈図示せず）により露光し、現像して第２レジス
トパターンを形成する。次ぎに第２図（ｂｌを参照して
、前記第２レジストパターンをマスクにして金属膜１３
をエツチング後、基板全面を露光する。さらに現像を加
えることにより、第２図（Ｃ１に示す如き垂直な壁を持
つ高解像な第ルジストパターンが形成される。この後、
例えば図示しないが金属膜１３を除去してから基板１１
の表面に予め導電膜を付着し、それをメッキ浴に浸して
電解メッキ処理すれば第ルジストパターンに対応する所
望のコイル導体を当該基板上に析出することができる。
ところが実際には上記従来のパターン形成方法では、第
３図に示すように第２レジストパターンの、パターン間
隔が数１０μｍと広いパターン間においてレジスト膜の
残存１２′が生じるという問題がある。この残存レジス
ト膜の発生原因は、現像不良によるものであるが、その
現像時に金属膜１３上に存在する第ルジストパターンの
段差形成によるものと考えられる。すなわち、第ルジス
トパターンは０．５μｍ程度の厚みを有していて第２図
（ｂ）に示す如く第１のレジスト膜１２上に比較的大き
な段差を生じる。この段で区画されたパターンが小さい
面積の場合は、現像液はその区画内に万遍なく侵入する
けれども、前述した数１０μｍの広い間隔を持つパター
ンでは広い面積の同区画内において気泡が生じ易く、そ
の気泡によって第１のレジスト膜１２面に対する現像液
の現像が阻止され、結果的にその部分のレジスト膜が残
されることになるわけである。従って、この現像不良の
第ルジストパターンによれば、断線傷害などの起こり易
い品質の悪いコイル導体が得られるという問題が発生す
る。
３図に示すように第２レジストパターンの、パターン間
隔が数１０μｍと広いパターン間においてレジスト膜の
残存１２′が生じるという問題がある。この残存レジス
ト膜の発生原因は、現像不良によるものであるが、その
現像時に金属膜１３上に存在する第ルジストパターンの
段差形成によるものと考えられる。すなわち、第ルジス
トパターンは０．５μｍ程度の厚みを有していて第２図
（ｂ）に示す如く第１のレジスト膜１２上に比較的大き
な段差を生じる。この段で区画されたパターンが小さい
面積の場合は、現像液はその区画内に万遍なく侵入する
けれども、前述した数１０μｍの広い間隔を持つパター
ンでは広い面積の同区画内において気泡が生じ易く、そ
の気泡によって第１のレジスト膜１２面に対する現像液
の現像が阻止され、結果的にその部分のレジスト膜が残
されることになるわけである。従って、この現像不良の
第ルジストパターンによれば、断線傷害などの起こり易
い品質の悪いコイル導体が得られるという問題が発生す
る。
この発明は、以上のような従来の状況からパターン形状
に関係なく厚いレジスト膜を高解像度でパターン形成と
したレジスト膜のパターン形成方法の提供を目的とする
ものである。
に関係なく厚いレジスト膜を高解像度でパターン形成と
したレジスト膜のパターン形成方法の提供を目的とする
ものである。
この発明は、以上のような問題点を解決するために、基
板上に形成した厚膜の第１のレジスト膜をパターン化さ
れた不透明薄膜をマスクにして露光し、現像するに先立
って、不透明薄膜上に在る第２レジストパターンを除去
することにより、前 ；記現像時に第１のレジ
スト膜表面にパターニング用のマスクに大きな段差を生
じさせないようにしたことを特徴とするものである。第
２レジストパターンは、バターニングされた直後にまず
露光され、不透明薄膜のエツチング用マスクとして用済
み後直ちに現像により除去される。
板上に形成した厚膜の第１のレジスト膜をパターン化さ
れた不透明薄膜をマスクにして露光し、現像するに先立
って、不透明薄膜上に在る第２レジストパターンを除去
することにより、前 ；記現像時に第１のレジ
スト膜表面にパターニング用のマスクに大きな段差を生
じさせないようにしたことを特徴とするものである。第
２レジストパターンは、バターニングされた直後にまず
露光され、不透明薄膜のエツチング用マスクとして用済
み後直ちに現像により除去される。
感光された第１のレジスト膜を現像する際、その表面に
は小さな段差を呈する不透明薄膜しか存在しないので、
その段差で区画されたレジスト膜表面は気泡が発生し難
くなるために万遍なく現像液に浸され、完全に現像され
ることになる。
は小さな段差を呈する不透明薄膜しか存在しないので、
その段差で区画されたレジスト膜表面は気泡が発生し難
くなるために万遍なく現像液に浸され、完全に現像され
ることになる。
第１図は本発明の一実施例によるパターン形成方法を工
程順に説明するための断面図で、基板１１上に第１のレ
ジスト膜１２．金属薄膜１３．第２のレジスト膜１４を
順次形成する工程と、該第２のレジス）１１％をパター
ニングする工程とは前記第２図の従来例と同一である。
程順に説明するための断面図で、基板１１上に第１のレ
ジスト膜１２．金属薄膜１３．第２のレジスト膜１４を
順次形成する工程と、該第２のレジス）１１％をパター
ニングする工程とは前記第２図の従来例と同一である。
本実施例では、この工程後まず第１図（ａｌに示す如く
基板全面を露光して、パターン化された第２のレジスト
膜（第２レジストパターン）１４を感光させる。この場
合、第１のレジスト膜１２は金属１！ｉ！１３に遮られ
て未感光である。
基板全面を露光して、パターン化された第２のレジスト
膜（第２レジストパターン）１４を感光させる。この場
合、第１のレジスト膜１２は金属１！ｉ！１３に遮られ
て未感光である。
次いで第１図（ｂｌに示す如く第２レジストパターン１
４をマスクとして金属膜１３を工・ノチングし、金属膜
マスク１３′を形成する。次いでこの基板１１を現像液
に浸して、前記感光の第２レジストパターン１４を除去
する。次いで第２レジストパターン１４が除去された第
１図（Ｃ）に基板１１上の第１のレジスト膜１２を露光
し、それによって金属膜マスク１３′の開口対応のレジ
スト部分を感光させる。そして最後に感光された第１の
レジスト膜１２を現像液により現像するが、この場合当
該レジスト膜の感光面には現像液が万遍な（浸される。
４をマスクとして金属膜１３を工・ノチングし、金属膜
マスク１３′を形成する。次いでこの基板１１を現像液
に浸して、前記感光の第２レジストパターン１４を除去
する。次いで第２レジストパターン１４が除去された第
１図（Ｃ）に基板１１上の第１のレジスト膜１２を露光
し、それによって金属膜マスク１３′の開口対応のレジ
スト部分を感光させる。そして最後に感光された第１の
レジスト膜１２を現像液により現像するが、この場合当
該レジスト膜の感光面には現像液が万遍な（浸される。
そのため該第１のレジスト膜は第１図（ｄ）に示す如く
垂直な壁を持った高解像の第２レジストパターン１２′
として形成される。またこのパターンには不要なレジス
ト膜の残存は生じない。
垂直な壁を持った高解像の第２レジストパターン１２′
として形成される。またこのパターンには不要なレジス
ト膜の残存は生じない。
以上の説明から明らかなように、この発明によれば厚い
レジスト膜に対して高品質の高解像度パターンを形成す
ることができる。よって、この発明は薄膜磁気ヘッドの
コイル導体などを形成するのに極めて有益である。
レジスト膜に対して高品質の高解像度パターンを形成す
ることができる。よって、この発明は薄膜磁気ヘッドの
コイル導体などを形成するのに極めて有益である。
第１図はこの発明に係るレジスト膜のパターン形成方法
の一実施例を工程順に説明するための断面図、第２図は
従来例を説明するための断面図、第３図は従来例によっ
て形成されたレジスト残存を付随するレジストパターン
を示す断面図である。 １１：基板、１２：第１のレジスト膜＋１２′：第ルジ
ストパターン、１３：不透明薄膜（金属膜）。 １３′：金属膜マスク、１４：第２のレジスト膜。 第１図
の一実施例を工程順に説明するための断面図、第２図は
従来例を説明するための断面図、第３図は従来例によっ
て形成されたレジスト残存を付随するレジストパターン
を示す断面図である。 １１：基板、１２：第１のレジスト膜＋１２′：第ルジ
ストパターン、１３：不透明薄膜（金属膜）。 １３′：金属膜マスク、１４：第２のレジスト膜。 第１図
Claims (1)
- 基板上に厚膜の第１のレジスト膜、それの露光に対し
不透明な薄膜、第１のレジスト膜より薄い第２のレジス
ト膜を順次形成する工程、前記第２のレジスト膜を選択
的に露光し、現像して所定のパターンを形成後、その第
２レジストパターンを露光する工程、該第２レジストパ
ターンをマスクにして前記不透明薄膜をエッチングし、
薄膜パターンを形成する工程、前記第２レジストパター
ンを現像により除去する工程、前記薄膜パターンをマス
クにして前記第１のレジスト膜を露光し、現像して第１
レジストパターンを形成する工程とからなることを特徴
とするレジスト膜パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229902A JPS61107516A (ja) | 1984-10-30 | 1984-10-30 | レジスト膜のパタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229902A JPS61107516A (ja) | 1984-10-30 | 1984-10-30 | レジスト膜のパタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107516A true JPS61107516A (ja) | 1986-05-26 |
Family
ID=16899515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59229902A Pending JPS61107516A (ja) | 1984-10-30 | 1984-10-30 | レジスト膜のパタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107516A (ja) |
-
1984
- 1984-10-30 JP JP59229902A patent/JPS61107516A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3849136A (en) | Masking of deposited thin films by use of a masking layer photoresist composite | |
| EP0072933B1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| JP3131765B2 (ja) | 位相シフトマスクの製造方法 | |
| JP2723476B2 (ja) | 位相反転マスクの製造方法 | |
| JPS63236319A (ja) | 半導体装置の製造方法 | |
| JPS5821808B2 (ja) | 磁気バブルドメイン装置の製造方法 | |
| JPS6211068B2 (ja) | ||
| JPS61107516A (ja) | レジスト膜のパタ−ン形成方法 | |
| JPH0681173A (ja) | 金属膜パターン形成方法 | |
| US3458370A (en) | Fotoform-metallic evaporation mask making | |
| US3951659A (en) | Method for resist coating of a glass substrate | |
| JPH0357292A (ja) | プリント基板の製造方法 | |
| JPH0787174B2 (ja) | パタ−ン形成方法 | |
| JPH01140722A (ja) | パターン形成方法 | |
| JPH03132909A (ja) | レジストパターンの形成方法 | |
| JP2001345540A (ja) | 回路配線の形成法 | |
| JPH0451151A (ja) | 位相シフトレチクルの製作方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPH11149152A (ja) | 接地方法およびフォトマスクブランクス | |
| JPS609342B2 (ja) | パタ−ンの作製法 | |
| JP2626234B2 (ja) | 半導体装置の製造方法 | |
| JPS5912437A (ja) | レジストパタ−ン形成方法 | |
| JPH0760927B2 (ja) | 印刷配線板の製造方法 | |
| JP2973627B2 (ja) | 印刷版の製造方法 | |
| KR100234175B1 (ko) | 박막 자기헤드 코일 제조방법 |