JP2850639B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2850639B2 JP2850639B2 JP12700092A JP12700092A JP2850639B2 JP 2850639 B2 JP2850639 B2 JP 2850639B2 JP 12700092 A JP12700092 A JP 12700092A JP 12700092 A JP12700092 A JP 12700092A JP 2850639 B2 JP2850639 B2 JP 2850639B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- region
- insulating film
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
バイポーラトランジスタを有する半導体集積回路に関す
る。
バイポーラトランジスタを有する半導体集積回路に関す
る。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、まず、
図３（ａ）に示すように、Ｐ型シリコン基板（図示せ
ず）上に設けて素子分離しコレクタ領域となるＮ- 型エ
ピタキシャル層３と、Ｎ- 型エピタキシャル層３の上に
設けた酸化シリコン膜５に形成した第１の開口部と、第
１の開口部の周縁に沿ってＮ- 型エピタキシャル層３の
表面に環状に設けたＰ型のグラフトベース領域９と、グ
ラフトベース領域９に接続して酸化シリコン膜５の上に
延在したＰ型多結晶シリコン膜６からなるベース引出電
極と、グラフトベース領域９の内側に設けた活性ベース
領域１０と、Ｐ型多結晶シリコン膜６の上面に設けた窒
化シリコン膜８及び第１の開口部のＰ型多結晶シリコン
膜６及び窒化シリコン膜８の側面に設けた窒化シリコン
膜１１により第１の開口部の内側に設けた第２の開口部
を含む表面に多結晶シリコン膜の減圧ＣＶＤ法により堆
積してＮ型不純物をドープし、パターニングしてＮ型多
結晶シリコン膜１３を形成する。ここで、Ｎ型多結晶シ
リコン膜１３は開口部の底部周囲にＶ字谷の落込みを生
ずることがある。
図３（ａ）に示すように、Ｐ型シリコン基板（図示せ
ず）上に設けて素子分離しコレクタ領域となるＮ- 型エ
ピタキシャル層３と、Ｎ- 型エピタキシャル層３の上に
設けた酸化シリコン膜５に形成した第１の開口部と、第
１の開口部の周縁に沿ってＮ- 型エピタキシャル層３の
表面に環状に設けたＰ型のグラフトベース領域９と、グ
ラフトベース領域９に接続して酸化シリコン膜５の上に
延在したＰ型多結晶シリコン膜６からなるベース引出電
極と、グラフトベース領域９の内側に設けた活性ベース
領域１０と、Ｐ型多結晶シリコン膜６の上面に設けた窒
化シリコン膜８及び第１の開口部のＰ型多結晶シリコン
膜６及び窒化シリコン膜８の側面に設けた窒化シリコン
膜１１により第１の開口部の内側に設けた第２の開口部
を含む表面に多結晶シリコン膜の減圧ＣＶＤ法により堆
積してＮ型不純物をドープし、パターニングしてＮ型多
結晶シリコン膜１３を形成する。ここで、Ｎ型多結晶シ
リコン膜１３は開口部の底部周囲にＶ字谷の落込みを生
ずることがある。
【０００３】次に、図３（ｂ）に示すように、Ｎ型シリ
コン膜１３を含む表面に白金膜１８をスパッタ法により
堆積する。
コン膜１３を含む表面に白金膜１８をスパッタ法により
堆積する。
【０００４】次に、図３（ｃ）に示すように、５００℃
の温度で１０分間熱処理して白金シリサイド膜１９を形
成した後未反応の白金膜１８を除去する。ここで、白金
シリサイド膜１９がＮ型多結晶シリコン膜１３のＶ字谷
に深く侵入してＮ型多結晶シリコン膜１３より拡散した
Ｎ型不純物で形成されたエミッタ領域１４に接近又は侵
入して欠陥２０を誘起しトランジスタのリークを生ず
る。
の温度で１０分間熱処理して白金シリサイド膜１９を形
成した後未反応の白金膜１８を除去する。ここで、白金
シリサイド膜１９がＮ型多結晶シリコン膜１３のＶ字谷
に深く侵入してＮ型多結晶シリコン膜１３より拡散した
Ｎ型不純物で形成されたエミッタ領域１４に接近又は侵
入して欠陥２０を誘起しトランジスタのリークを生ず
る。
【０００５】白金膜１８の厚さとＮ型多結晶シリコンの
膜１３の厚さの比が１／６以上になると欠陥２０の発生
が増加する。
膜１３の厚さの比が１／６以上になると欠陥２０の発生
が増加する。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
では、エミッタ電極となる多結晶シリコン膜の堆積で開
口部の底部周囲にＶ字谷を生じて、段差被覆性が悪くな
るため、欠陥を生じてリークを発生させるという問題点
があった。
では、エミッタ電極となる多結晶シリコン膜の堆積で開
口部の底部周囲にＶ字谷を生じて、段差被覆性が悪くな
るため、欠陥を生じてリークを発生させるという問題点
があった。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
コレクタ領域上の絶縁膜に設けた第１の開口部と、前記
第１の開口部の周縁に沿って前記コレクタ領域内に設け
た環状のグラフトベース領域と、前記グラフトベースの
内側に設けた活性ベース領域と、前記グラフトベース領
域と接続して前記絶縁膜上に延在したベース引出電極
と、前記ベース引出電極の上面及び第１の開口部の側面
に設けた層間絶縁膜と、前記第１の開口部の前記層間絶
縁膜の内側に設けた第２の開口部の底面周囲に設けたテ
ーパー部と前記テーパー部を含む第２の開口部に設けた
エミッタ電極と、前記エミッタ電極に接続して前記活性
ベース領域内に設けたエミッタ領域とを有する。
コレクタ領域上の絶縁膜に設けた第１の開口部と、前記
第１の開口部の周縁に沿って前記コレクタ領域内に設け
た環状のグラフトベース領域と、前記グラフトベースの
内側に設けた活性ベース領域と、前記グラフトベース領
域と接続して前記絶縁膜上に延在したベース引出電極
と、前記ベース引出電極の上面及び第１の開口部の側面
に設けた層間絶縁膜と、前記第１の開口部の前記層間絶
縁膜の内側に設けた第２の開口部の底面周囲に設けたテ
ーパー部と前記テーパー部を含む第２の開口部に設けた
エミッタ電極と、前記エミッタ電極に接続して前記活性
ベース領域内に設けたエミッタ領域とを有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を示す断面図であ
る。
る。
【００１０】図１に示すように、従来例と同様にＰ型シ
リコン基板（図示せず）上に構成したコレクタ領域とな
るＮ- 型エピタキシャル層３と、Ｎ- 型エピタキシャル
層３の上に設けて第１の開口部を有する酸化シリコン膜
５と、第１の開口部の周縁のＮ- 型エピタキシャル層３
に設けた環状のＰ型グラフトベース領域９及びグラフト
ベース内側に設けてグラフトベース領域９と接続した活
性ベース領域１０と、ベース領域１０に接続して酸化シ
リコン膜の上に延在したＰ型多結晶シリコン膜６からな
るベース引出電極と、Ｐ型多結晶シリコン膜６の上面及
び第１の開口部の側面に設けた窒化シリコン膜８，１１
により第１の開口部の内側に第２の開口部を設けた後、
酸化シリコン膜を全面に堆積してエッチバックし、第２
の開口部の底面の周囲にテーパー部１２を形成する。次
に、第２の開口部を含む表面にＮ型多結晶シリコン膜１
３を堆積してパターニングする。
リコン基板（図示せず）上に構成したコレクタ領域とな
るＮ- 型エピタキシャル層３と、Ｎ- 型エピタキシャル
層３の上に設けて第１の開口部を有する酸化シリコン膜
５と、第１の開口部の周縁のＮ- 型エピタキシャル層３
に設けた環状のＰ型グラフトベース領域９及びグラフト
ベース内側に設けてグラフトベース領域９と接続した活
性ベース領域１０と、ベース領域１０に接続して酸化シ
リコン膜の上に延在したＰ型多結晶シリコン膜６からな
るベース引出電極と、Ｐ型多結晶シリコン膜６の上面及
び第１の開口部の側面に設けた窒化シリコン膜８，１１
により第１の開口部の内側に第２の開口部を設けた後、
酸化シリコン膜を全面に堆積してエッチバックし、第２
の開口部の底面の周囲にテーパー部１２を形成する。次
に、第２の開口部を含む表面にＮ型多結晶シリコン膜１
３を堆積してパターニングする。
【００１１】ここで、第２の開口部の底面周囲にテーパ
ー部１２を有するため、Ｎ型多結晶シリコン膜１３の段
差被覆性が向上し、開口部底面周囲にＶ字谷を生ずるこ
とが無く、従ってＮ型多結晶シリコン膜１３の表面に白
金膜を堆積して熱処理し、白金シリサイド膜を形成して
も欠陥を生じない。
ー部１２を有するため、Ｎ型多結晶シリコン膜１３の段
差被覆性が向上し、開口部底面周囲にＶ字谷を生ずるこ
とが無く、従ってＮ型多結晶シリコン膜１３の表面に白
金膜を堆積して熱処理し、白金シリサイド膜を形成して
も欠陥を生じない。
【００１２】なお、テーパー部１２を形成する酸化シリ
コン膜の代りに窒化シリコン膜を用いても良い。
コン膜の代りに窒化シリコン膜を用いても良い。
【００１３】図２（ａ）〜（ｅ）は本発明のテーパー部
の形状の例を示す部分平面図である。
の形状の例を示す部分平面図である。
【００１４】図２（ａ）は標準的なテーパー部１２の形
状を示す。
状を示す。
【００１５】図２（ｂ）は開口部底面の四隅を補強した
ものでＶ字谷の落込みは四隅に発生し易く、四隅を補強
することで欠陥の発生を更に防止できる。
ものでＶ字谷の落込みは四隅に発生し易く、四隅を補強
することで欠陥の発生を更に防止できる。
【００１６】図２（ｃ）は四隅の補強を円弧状にするこ
とでエミッタ領域とＮ型多結晶シリコン膜との接触面積
を図２（ｂ）の例より増加させ、バイポーラトランジス
タの直流電流増幅率ｈFEを増大できる。
とでエミッタ領域とＮ型多結晶シリコン膜との接触面積
を図２（ｂ）の例より増加させ、バイポーラトランジス
タの直流電流増幅率ｈFEを増大できる。
【００１７】図２（ｄ），（ｅ）は開口部底面の四隅の
みを補強するものでｈFEの増大、エミッタ抵抗の低減が
可能である。
みを補強するものでｈFEの増大、エミッタ抵抗の低減が
可能である。
【００１８】
【００１９】
【発明の効果】以上説明したように本発明はエミッタ電
極形成用の開口部底面に絶縁膜または導電膜のテーパー
を設けることによりエミッタ電極の段差被覆性を向上さ
せてバイポーラトランジスタのリークを低減でき、白金
シリサイド膜を形成する場合のＮ型多結晶シリコン膜
厚：白金厚膜がおよそ３：１程度までＮ型多結晶シリコ
ン膜の薄膜化が可能となり、エミッタサイズの小さいト
ランジスタを構成できる。
極形成用の開口部底面に絶縁膜または導電膜のテーパー
を設けることによりエミッタ電極の段差被覆性を向上さ
せてバイポーラトランジスタのリークを低減でき、白金
シリサイド膜を形成する場合のＮ型多結晶シリコン膜
厚：白金厚膜がおよそ３：１程度までＮ型多結晶シリコ
ン膜の薄膜化が可能となり、エミッタサイズの小さいト
ランジスタを構成できる。
【図１】本発明の一実施例を示す断面図。
【図２】本発明の一実施例の部分平面図。
【図３】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
工程順に示した断面図。
１ Ｎ- 型エピタキシャル層 ５ 酸化シリコ膜 ６ Ｐ型多結晶シリコン膜 ８，１１ 窒化シリコン膜 ９ グラフトベース領域 １０ 活性ベース領域 １２ テーパー部 １３ Ｎ型多結晶シリコン膜 １４ エミッタ領域 １８ 白金膜 １９ 白金シリサイド膜 ２０ 欠陥
Claims (2)
- 【請求項１】 コレクタ領域上の絶縁膜に設けた第１の
開口部と、前記第１の開口部の周縁に沿って前記コレク
タ領域内に設けた環状のグラフトベース領域と、前記グ
ラフトベースの内側に設けた活性ベース領域と、前記グ
ラフトベース領域と接続して前記絶縁膜上に延在したベ
ース引出電極と、前記ベース引出電極の上面及び第１の
開口部の側面に設けた層間絶縁膜と、前記第１の開口部
の前記層間絶縁膜の内側に設けた第２の開口部の底面周
囲に設けたテーパー部と、前記テーパー部を含む第２の
開口部に設けたエミッタ電極と、前記エミッタ電極に接
続して前記活性ベース領域内に設けたエミッタ領域とを
有することを特徴とする半導体装置。 - 【請求項２】 テーパー部が絶縁膜からなる請求項１記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12700092A JP2850639B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12700092A JP2850639B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661237A JPH0661237A (ja) | 1994-03-04 |
| JP2850639B2 true JP2850639B2 (ja) | 1999-01-27 |
Family
ID=14949197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12700092A Expired - Lifetime JP2850639B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850639B2 (ja) |
-
1992
- 1992-05-20 JP JP12700092A patent/JP2850639B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661237A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030087482A1 (en) | Shallow trench contact structure to solve the problem or schottky diode leakage | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JP3475634B2 (ja) | ツェナーダイオードおよびその製造方法 | |
| JP2850639B2 (ja) | 半導体装置 | |
| JP2623659B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JP3282172B2 (ja) | ＢｉＭＯＳ半導体装置の製造方法 | |
| JPS609159A (ja) | 半導体装置 | |
| US20050179060A1 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| US5256589A (en) | Method of improving the flatness of wiring layer | |
| JPH0582772A (ja) | 半導体装置及びその製造方法 | |
| JP2507066B2 (ja) | 電荷転送素子およびその製造方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JP3340809B2 (ja) | 縦型半導体素子及びその製造方法 | |
| JP2536423B2 (ja) | 半導体装置の製造方法 | |
| JP2794571B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS5932067B2 (ja) | 半導体装置 | |
| JPH0521374A (ja) | 半導体装置およびその製造方法 | |
| JPH03185838A (ja) | 半導体装置の製法 | |
| JPH06104390A (ja) | 半導体装置の製造方法 | |
| JPH0750769B2 (ja) | 半導体装置の製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH05175220A (ja) | 半導体装置，およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |