JPS6080175A

JPS6080175A - デ−タ識別回路

Info

Publication number: JPS6080175A
Application number: JP58188386A
Authority: JP
Inventors: Kouji Kaniwa; 耕治鹿庭; Shigeyuki Ito; 滋行伊藤; Yoshizumi Wataya; 綿谷　由純
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-10-11
Filing date: 1983-10-11
Publication date: 1985-05-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、記録再生装置などの伝送系をＩＩ￥１りたデ
ジタル情報信号を復元するに好適なデータ識別回路に係
わり、特に、該デジタル信号の′１″、″Ｏ”のデータ
（すなわち、ビット、）の識別を確実に行なうデータ識
別回路に関する。

〔発明の背景〕

近年のビデオテープレコーダ（以下、ＶＴＲトいう）は
、記録トラックの狭幅化と磁気テープの走行速度の低下
による記録密度の向上が図かられ、増々小型化の傾向に
ある。この磁気テープの低速化によると、従来の高周波
バイアス法を用いた固定ヘッドによる音声信号の記録再
生方式は、周波数帯域幅の減少、再生時のＳ／Ｎの劣什
、ワウ、フラッタによる影響の増大化による再生音質の
劣化を生じせｌ−め、もはや、不適当なものとなってｂ
る。

そこで、かかる問題的を解消する１つの方法として、音
声信号をパルス符号変調ＣＰＣＭ）　してデジタル情報
信号とした後、時間軸圧縮し、映像信号が記録される記
録トラックの延長された部分であって１フイールドの映
像信号が記録された後、回転ヘッドがさらに磁気テープ
を走査する部分（以下、オーバラップ部という）に、バ
ースト状で時間間欠的に記録する方式（以下、オーバラ
ップＰＣＭ記録方式という）が提案されている。

第１図はかかるオーバラップＰＣＭ記録方式の一例を示
すトラックパターン図であって、ＭＴは磁気テープ、Ｃ
Ｅ、　、　ｔ“Ｂ、は夫々記録トラックであり、１．は
ＰＣＭ音声信号が記録されている区間、ｔ、は映像信号
が記録されている区間である。区間１．には、１フイー
ルドの映像信号が記録されており、区間ｔ、には、１フ
イールドの時間長の音声信号がＰＣＭ変調され、時間軸
圧縮されて記録されている。矢印Ｙ方向に回転する回転
ヘッド（図示せず）は、矢印Ｘ方向に走行する磁気テー
プＭＴｆ１回に区間ｔ１と区間４とを走査し、２つの回
転ヘッドは変互に磁気テープＭＴｆ走査して順次記録ト
ラックＣＭ、　、　Ｃ鳥＋　”１　ｒ　・・・全形成あ
るいは再生走査する。一方の回転ヘッドがある記録トラ
ックの区間ｔ、を走査しているとき、他方の回転ヘッド
は隣りの記録トラック終端部を走査しており、この意味
で両回転ヘッドは走査がオーバラップしてｂて、この区
間１．が先のオーバラップ部である。

第２図は映像信号とＰＣＭ音声信号との関係を示すタイ
ミングチャートであシ、αは映像信号。

ｂはＰＣＭ音声信号、Ｃは記録トラックＣＨ，（第１図
）の記録信号、ｄは記録トラックＣＨ，（第１図）の記
録信号、Ｔ、は１フィールド期間であって回転ヘッドが
第１図の区間ｔ、を走査する期間、ＴＩは回転ヘッドが
第１図の区間ｔ、を走査する期間である。

第２図から明らかなように、映像信号ｔＬは時間的に連
続した信号であシ、ＰＣＭ音声信号すは期間ＴＩ毎の間
欠信号である。第１図の記録トラックＣＭ、は１方の回
転ヘッドによって形成され、記録トラックＣＭ、は他方
の回転ヘッドによって形成され、映像信号ａは１フィー
ルド期間Ｔ、毎に、また、ＰＣＭ音声信号すは各間欠期
間Ｔ１毎に、夫々２つの回転ヘッドに又互に分配される
。夫々の回転ヘッド位１フィールド期間Ｔ、よりも期間
Ｔ、だけ長く磁気テープＮＴ（第１図）を走査し、期間
ＴＩ走査する間にＰＣＭ音声信号が回転ヘッドに供給さ
れ、このために、記録トラックＣＥ、の記録信号Ｃけ、
１つおきの期間Ｔ１がＰＣＭ音声信号で次に続く１フィ
ールド期間Ｔ、が映像信号である間欠信号であり、また
、記録トラックＣＥ。

の記録信号ｄは、記録信号Ｃよｐ時間１′りつれた間欠
信号である。

ところで、オーバラップＰ　ＣＭ記録方式においては、
通常、ＰＣＭ音声信号はさらに変調されて記録される。

このための変調方式の一例と【７て、バイフェーズマー
ク変調方式（「日経エレクトロニクスＪ　１９７８年１
２月号Ｆ、１２Ｂ）があり、これは、要するに、第３図
に示すように、周期Ｔのシリアルデータ列からなるＰＣ
Ｍ音声信号ａｅＮＲＺ　（ＮＯｎ−Ｒｅｔｖｂｒｎ−Ｚ
ｅｒｏ）信号すとし、その最小反転期間ｆＴとすると、
とのＮＲＺ信号ヲ″１゛′ビットで反転期間がＴ／２．
０”ビットで反転期間がＴとなるように変調するもので
あり、この変調された信号（以下、パイフェーズマーク
信号トイう）Ｃから復調のためのクロックパルスの再生
、ビット（すなわち、データ）の復調を容易に行々うこ
とができる。

第４図はかかるバイフェーズマーク信号の再生回路の一
例を示すブロック図であって、２１０は磁気テープ、２
２０は磁気ヘッド、１は再生増幅器、２は等什器、３は
積分回路、４はＩＪ　ミッタである。

第５図は第４図の各部の信号ケ示す波形図であって、α
は磁気テープ２１０に記録されたフェーズマーク信号、
Ａ、ｃ、ｃ！は第４図の同一符号が付された信号である
。

第４図、第５図において、磁気ヘッド２２０によってバ
イフェーズマーク信号αが記録された磁気テープ２１０
から再生された信号は、再生増幅器１で増幅されて等什
器２に供給され、波形等什された信号すが得られる。こ
の信号すは、再生過程にかける微分特性と帯域制限特性
にょシ、微分されるとともに、バイフェーズマーク信号
αの立上り、立下りのエツジ部分に対応したインパルス
が減衰してなめらかな波形となったもので、この微分特
性と逆の特性を有する積分回路３に供給され、零交叉点
がバイフェーズマーク信号αの反転点にほぼ一致した積
分された信号Ｃが得られる。この信号Ｃはリミッタ４に
供給され、振幅制限されるとともに充分増幅されて記録
されたバイフェーズマーク信号αに対応したバイフェー
ズマーク信号ｄが復元される。

復元されたバイフェーズ信号ｄは、このバイフェーズマ
ーク信号ｄからクロックパルスが再生されてこのクロッ
クパルスによりＮＲＺ信号に復調されるのであるが、記
録再生に伴々う符号量干渉やジッター雑音の影響を除く
ために、復調される前に、データ識別が行なわれる。こ
のデータ識別は、再生されたクロックパルスによって復
元されたバイフェーズマーク信号ｄの各瞬時のレベルを
判定してデータの識別を行なうものであって、各データ
毎のレベル判定時点、すなわち、データ識別点をデータ
の境界から０．２５Ｔの点と０７５１の点として、これ
らを最良のデータ識別点とするものである。

第６図はかかるデータ識別を行なうデータ識別回路の一
従来例を示すブロック図であって、５は入力端子、６は
位相比較器、７はループフィルタ、８は電圧制御型発振
器（以下、ＶＣＯという）、９はリミッタ、１０はＤ型
フリップフロップ（以下、Ｄ−ＦＦと込う）、１１．１
２は出力端子である。

同図において、第４図のリミッタ４で復元されたバイフ
ェーズマーク信号（第５図ｄ）Ｆｉ、入力端子５から位
相比較器６とＤ−ＦＦ１（３とに供給される。位相比較
器６はループフィルタ７、ＶＣＯＢとともにＰＬＬ　（
フェーズロックドループ）を構成してかり、ＶＣＯ８の
出力信号とバイフェーズマーク信号とを位相比較し、両
者の位相差信号を発生する。この位相差信号はジッター
雑音などの急激に変化する成分を除くループフィルタ７
を介してＶＣＯ８に供給され、このために、ｖｃｏ　Ｂ
はバイフェーズマーク信号に周波数制御された出力信号
、すなわち、クロックパルスを発生する。

このクロックパルスハ、バイフェーズマーク信号の最小
汐転期間Ｔ／２（第３図）に等しい周期のパルスであり
、リミッタ９で増幅され、出力端子１２から図示しない
復調回路に供給されるとともにＤ−ＦＦ１０にも供給さ
れる。

そこで、Ｄ−ＦＦ１０にｉ、−いては、バイフェーズマ
ーク信号がデータ（ビット）当り２回づつクロックパル
スによってサンプリングホールドされ、データの識別が
行なわれてジッター雑音などが除去されたバイフェーズ
マーク信号が得られる。このバイフェーズマーク信号は
出力端子１１から復調回路に供給される。

ところで、かかるデータ識別過程においで、クロックパ
ルスはバイフェーズマーク信号に周波数が同期している
が、このクロックパルスによるデータ識別点がデータの
境界から０２５Ｔの点と０７５Ｔの点との最良識別点に
一致しているとはかぎらない。このために、バイフェー
ズマーク信号のアイ開口度が減少している点でデータ識
別を行なうこともあり、符号駒り率が大幅に増大するこ
とになる。

そこで、実際のデータ識別点と最良識別点とのずれをで
きるだけ零に抑える必要があり、このために、第７図に
示すように、位相制御回路１６を備えたデータ識別回路
が提案された。なお第７図において、第６図に対応する
部分には同一符号をつけている。

第７図において、位相制御回路１３は位相検波器１４と
位相シフト回路１５とからなり、位相検波器１４はバイ
フェーズマーク信号とリミッタ９からのクロックパルス
とが供給され、これら信号の位相差（すなわち、データ
識別点のずれ量）に和尚する検波出力信号を出力し、位
相シフト回路１５はＶＣｏ　８からのクロックパルスを
位相シフトするものであって、位相検波器１４からの検
波出力信号によって位相シフト量が制御される。

かかる位相制御回路１３によシ、リミッタ９から出力さ
れるクロックパルスは、Ｄ−ＦＦｉＱにおいて、最良識
別点でデータ識別が行なわれるように、位相制御がなさ
れる。

ところで、かかるデータ識別回路は、一般に、ＩＣ（固
体回路）化がなされる。この場合、ＩＣ化されたデータ
識別回路が生産された段階で所定の性能を有しているか
否かを知るために、性能試験を行々う必要がある。この
性能試験の一環としてパイフェーズマーク信号とクロッ
クツ（ルスとの位相関係の測定が行なわれる。

このためには、データ識別が行なわれる以前のパイフェ
ーズマーク信号と位相制御される前のＶＣＯＢからのク
ロックパルスとをＩＣ°回路から外に引き出し、これら
の間の位相関係全検出することができなければなら々い
。しかし、このようにすると、浮遊容量々どの影響でパ
イフェーズマーク信号やクロックパルスに位相遅れが生
じ、データ識別における符号誤り率を増加させることに
なる。

要するに、従来のデータ識別回路は、これをＩＣ（Ｅ−
１−ると、パイフェーズマーク信号やクロックパルスの
位相測定をすることができず、充分が性能試験を行なう
ことができないという欠点があった。

〔発明の目的〕

本発明の目的は、上記従来技術の欠点を除き、符号誤り
高を増加させることなく、デジタル情報信号とクロック
パルスとの位相関係を測定することができ、ＩＣ化に適
したデータ識別回路を提供するにある。

〔発明の概要〕

この目的を達成するために、本発明は、位相ロックルー
プ中の電圧制御型発振器からのクロックパルスの位相を
制御する位相制御回路の制御ループに、外部より制御可
能なスイッチ回路ヲ設け、該スイッチ回路によって該位
相制御回路の動作状能を変化させることにより、該位相
制御回路の動作状態に応じた位相のクロックツ（ルスと
これらクロックパルスによってデータ識別されたデジタ
ル情報信号を得ることができるようにした点全特徴とす
る。

〔発明の実施例〕

以下、本発明の実施例を、デジタル情報信号としてパイ
フェーズマーク信号を例にとり、図面について説明する
。

第８図は本発明によるデータ識別回路の一実施例を示す
ブロック図であって、１６は増幅器、１７は遅延回路、
１８Ｖｓ排他的オア回路、１９は増幅器、２０はバッフ
ァ、２１はミラー積分回路、２２は自動利得制御回路、
２３はインバータ、２４ハＤ　−ＦＦ、　２５．２６は
排他的オア回路、２７はアンドゲート、２８は加算回路
、２９はスイッチ回路、２９′は切換スイッチ、３０は
出力回路、２０１　、　２０２はコンデンサ、２０３は
抵抗、２０４はコンデンサ、２０５゜２０６はコイルで
あシ、点線で囲んだ部分がＩＣ化されるものであって、
１０１〜１１！ＩはこのＩＣ′回路のビン端子である。

なお、第４図、第７図に対Ｒ寸入部へｆけｎ−詐魯をつ
けてｂふ一第９図は第８図の各部の信号の関係を示すタ
イミングチャートであり、第８図に対応する信号には同
一符号をつけている。また、第９図のｆ１＋はパイフェ
ーズマーク信号のシリアルビット列を示している。

第８図において、磁気ヘッド２２０から再生されたパイ
フェーズマーク信号は、等什器２で波形等化され、コン
デンサを介してビン端子１０１からミラー積分回路３に
供給これ、テープ・ヘッド系の微分特性がキャンセルさ
れる。次いで、パイフェーズマーク信号は増幅器１６で
増幅され、ビン端子１０２．　１０３間に外付けされた
コンデンサを介してリミッタ４に供給され、第４図ｄの
ように、波形成形されたパイフェーズマーク信号が得ら
れる。

遅延回路１７と排他的オア回路（以下、Ｅ、−ＯＲとい
う）１８とはエツジ検出器？構成し、Ｅｘ−ＯＲ１Ｂか
らはリミッタ４からのパイフェーズマーク信号のエツジ
全表わす信号、すなわち、エツジ信号が得られる。サン
プルホールド回路６．増幅器１９とビン端子１０４，１
０５間に外付けされたコンデンサ２０１，２０２．抵抗
２０３とからなるループフィルタ、ビン端子１０６．　
１０７を介して外付けされたコンデンサ２０４、コイル
２０５　、　２０６を有するＬＣ発振器であるＶＣＯＢ
およびバッファ２０はＰＬＬを構成する。ＶＣＯＢとビ
ン端子１０８間に外付けされたコンデンサとバッファ２
０を通ったｙｃｏ　ｓの出力信号とＥｘ−ＯＲ１Ｂから
のエツジ信号はサンプルホールド回路６に供給され、実
質的に、ＶＣＯ８の出力信号と遅延回路１７の遅延量だ
け遅延されたパイフェーズマーク信号とが位相比較され
る。サンプルホールド回路６からの位相差信号はループ
フィルタを介してＶＣＯＢに供給され、ＶＣＯ８の発振
周波数が制御される。

また、バッファ２０の出力信号はミラー積分回路２１で
一９０度移相これ、この移相された信号とバッファ２０
の出力信号がＶＣＯＢに供給され、これら信号のベクト
ル加算比を変化させることにより、ＶＣＯＢの出力信号
の位相が制御される。

バッファ２０の出力信号と、ミラー積分回路２１から出
力され、このミラー積分回路２１の時定数のバラツキに
よる振幅誤差が自動利得制御回路２２で調整された信号
とがクロックパルスとして位相シフト回路１５に供給さ
れる。位相シフト回路１５で所定の位相シフトされたク
ロックパルスはリミッタ９で増幅される。増幅されたク
ロックパルスｃｐはＤ−ＦＦ１０と出力回路３０とに供
給される。このクロックパルスＣ′Ｐの周期は、第９図
のｆｉｌとＣＰとで示すように、バイフェーズマーク信
号ｄＤのピット周期の１／２であって、５０％のデユー
ティ比のパルスである。

一方、リミッタ４で復元され、遅延回路１７で遅延され
たバイフェーズマーク信号ｄＤもＤ　−ＦＦ１０に供給
され、データ（ピット）当り２回つつクロックパルスＣ
′Ｐによってサンプルホールドされ、データ識別が行な
われてジッター雑音かとが除去されたバイフェーズマー
ク信号ｅが得られる。

・インバータ２′５、Ｄ　−ＦＦ２Ａ、Ｅｘ−□Ｊｊ２
５．２６、アンドゲート２７、加算回路２８は位相検波
器を構成している。この位相検波器は、第７図の従来技
術の位相検波器１４のように、Ｄ　−ＦＦ１０における
データ識別点のずれを検出するものであって、この検出
出力信号によって位相シフト回路１５が制御される。

リミッタ９からのクロックパルスＣＰは、インバータ２
３で反転され、Ｄ−ＦＦ２Ａにおいて、Ｄ−ＦＦ１０か
らのバイフェーズマーク信号−をサンプルホールドする
。Ｄ−ＦＦ２ルからはバイフェーズマーク信号−よりも
クロックツ（ルスＣＰの１／２周期だけ遅れた出力信号
ｆが得られる。この出力信号ｆとパイフェースマーク信
号ＣとはＥｘ−ＯＲ２６に供給される。Ｅａｔ−ＯＲ２
６は２つの入力信号が同レベルのとき”Ｈ”の出力レベ
ルを発生し、異レベルのとき”Ｌ”の出力レベルを発生
する。このために、２つの入力信号はクロックパルスＣ
Ｐの１７２周期づれているから　Ｅｘ−ＯＲ２６からは
、バイフェーズマーク信号ｅの″１″ビットでは、その
境界から１／４周期と３／４のところで立上り、夫々１
７４周期に等しい幅のパルス（すなわち、クロックパル
スＣＰの２周期分に相当する〕くルス）となり、また、
バイフェーズマーク信号−の”０″ビツトでは、その境
界から１７４周期のところで立上り、３７４周期に等し
５幅のパルス（すなわち、クロックパルスＣＰの周期の
３７２倍の幅の）くルス）となる信号！が得られる。と
ころで、ノ（イフェーズマーク信号ｅは、Ｄ−ＦＦ１０
でクロックパルスＣＰの立上９時点でのレベルがサンプ
ルホールドされるから、Ｅｘ−ＯＲ２６の出力信号ｇは
その″Ｂ″期間は、バイフェーズマーク信号−の″Ｌ″
ビット期間では、クロックパルスＣＰの″Ｌ″期間に一
致し、０”ピット期間では、クロックパルスＣＰの１つ
のＢ”期間を含むことナル。したがって、Ｅｘ−ＯＲ２
６の出力信号ダとクロックツ（ルスＣＰとが供給される
アンドゲート２７からは、バイフェーズマーク信号ｅの
０”ピット毎に１つクロックパルスＣＰが通過する。要
するに、アンドゲート２７からは、バイフェーズマーク
信号−の０”ピットを表わす出力信号りが得られること
になる。

一方、Ｅｘ−ＯＲ２５には、遅延回路１７からのバイフ
ェーズマーク信号ｄＤとＤ−ＦＦ１０からのバイフェー
ズｉ−り信号ｅとを入力とする。Ｅｒ−０Ｒ２５は、２
つの入力が同レベルのときＬ”、異なるレベルのときＨ
”とがる出力信号龜を出力する。

したがって、バイフェーズマーク信号ｄｎ、ｇ間に位相
差の応じた出力信号−が得られる。

この位相差に応じた出力信号番とアンドゲート２７の出
力信号りは加算回路２８で加算される。

この加算回路２８の出力信号ノが、クロックパルスｃｐ
とバイフェーズマーク信号ｔＬＪ）との位相差を表わす
信号であって、加算回路２８に設けられた抵抗とビン端
子１１３によって外付けされたコンデンサとからなる積
分回路に供給され、位相差に応じた直流分が検出される
。この直流分は制御信号として、スイッチ回路２９を介
し、位相シフト回路１５に供給され、位相シフト童が制
御される。

それでは、かかる位相検波器の動作を、クロックパルス
ＣＰとバイフェーズマーク信号ｄＤとの位相が一致した
場合、異なる場合について説明する。

なか、インバータ２３、Ｄ−ＦＦ２Ａ、Ｅｘ−ＯＲ２６
、アンドゲート２７からなるバイフェーズマーク信号−
の″０″ビット検出手段は、クロックパルスＣＰとバイ
フェーズマーク信号ｄＤと位相差に関係せず、先に述べ
た動作を行々って同一作用をなし、バイフェーズマーク
信号ｅの１″０”ビットを表わす信号りを発生する。し
たがって、この″０″′ビット検出手段の曲間は省略す
る。

オす、バイフェーズマーク信号ｄＤとクロックパルスＣ
Ｐとの位相が一致する場合について説明する。この場合
のバイフェーズマーク信号ＬＬｎ　ヲ第９図でｄＤ−、
でもって表わす。

この場合、バイフェーズマーク信号’ｎ−ａ　の立上り
、立下シはクロックパルスｃｐの立下ｐに一致する（な
ぜ々らば、このときには、バイフェーズマーク信号ｄＤ
、−，は、第６図、第７図で説明したように、Ｄ−ＦＦ
１０において、各データ（ビット）がクロックパルスＣ
Ｐによって正しいデータ識別点（最良識別点）で識別さ
れ、この正しいデータ識別点は、データの境界から０２
５１（但し、Ｔは１ビツトの時間長）の点卦よび０７５
Ｔの点であるからである）。このために、Ｄ−ＦＦ１０
からのバイフェーズマーク信号−はその入力となるバイ
フェーズマーク信号ｄ、Ｄ−α　よりもクロックパルス
ｃｐの周期Ｔ／Ａだけ遅れる。

そこで、パイフェーズマーク信号’Ｉ）−（Ｌ　＋　’
を入力とするＥｓｃ−ＯＲ２５の出力信号番は、バイフ
ェーズマーク信号−が６１”ビットである期間に周期Ｔ
／２でデユーティ比が５０％のパルスからなり、加”ビ
ットである期間に３１／４　期間６Ｌ″でＴ／４期間”
Ｂ”となる信号となる。この出力信号１が第９図の信号
ｉａである。

この信号１αは加算回路２８でアンドゲートの出力信号
りと加算され、信号ｉａがバイフェーズマーりｆＦｔ号
−の０”ビットである期間もデユーティ比が５０％とな
った出力信号）となる。この出力信号ノは第９図で信号
ノ。で示す。このために、この出力倦号ノαは直流分は
零であり、積分され、スイッチ回路２９を介して所定の
直流電圧ｋが位相シフト回路１５に供給される。一方、
リミッタ９からのクロックパルスＣＰは抵抗２０７とビ
ン端子１１２に外付けされたコンデンサとで積分さｈる
。クロックパルスＣＰはデー−ティ比が５０％であるか
ら直流分は零であり、これが積分されて加算回路２８の
出力信号ノ。が積分されて得られる直流電圧と等しい直
流電圧ｔが得られ、スイッチ回路２９を介して位相シフ
ト回路１５に供給される。

位相シフト回路１５は、制御信号として、互いに等し込
２つの直流電圧り、ｔが供給され、その位相シフト量が
一定に保持される。

次に、遅延回路１７からのバイフェーズマーク信号ｄＤ
がクロックパルスＣＰよりも遅れている場合について説
明する。このときのバイフェーズマーク信号ｅＬＤは、
第９図の信号ｃＬｎ−ｈ　である。

このときには、Ｅｘ−ＯＲ２５の出カ信号ｉは、バイフ
ェーズマーク信号−の１”ビットの期間、周期１／２で
デユーティ比５０％！Ｄも狭幅のバルスからなり、また
、０”ピットの期間では、同じ狭幅の１つのパルスから
なる。この出力信号ｉが第９図の信号ｉｂである。この
信号ｉｈは加算回路２８でアンドゲート２７の出力信号
りと加算され、第９図で信号ｊｈとして示す信号ノが得
られる。

この信号ｊｂは、バイフェーズマーク信号ｔＬｎ−ｂと
クロックパルスｃｐとの位相差に応じた大きさの負の直
流分を有し、積分されてこの位相差に応じた直流電圧ｋ
が得られる。この直流電圧にと直流電圧ｔとによって位
相シフト回路１５が制御され、バイフェーズマーク信号
ｄｎ−ｂ　トクロックパルスＣＰとの位相が一致するよ
うに、位相シフト量が設定される。

次に、遅延回路１７からのバイフェーズマーク信号ｄＤ
がクロックパルスＣ’７’ｊりも進んでいる場合につい
て説明する。このときのバイフェーズマーク信号ｄＤは
、第９図の信号’Ｄ−ｃ　である。

このときには、Ｅｘ−０７１２５の出力信号ｔは、バイ
フェーズマーク信号−の″１″ビットの期間、周期Ｔ／
２でデー−ティ比５０％よりも広幅のパルスからなｐｌ
また、″０″ビットの期間では、同じ広幅の１つのパル
スからなる。この出力信号ｉが第９図の信号ｉ、である
。この信号ｉｃは加算回路２８でアンドゲート２７の出
力信号りと加算され、第９図の信号ｊｂとして示す信号
ノが得られる。

この信号）ｃは、バイフェーズマーク’Ｍ　号’ｎ−ｃ
とクロックパルスｃｐとの位相差に応じた大きさの正の
直流分を有し、積分されてこの位相差に応じた直流電圧
ｋが得られる。この直流電圧にと直流電圧りとにより、
位相シフト回路１５の位相シフト量が制御される。

位相シフト回路は、差電圧制御型であって、直流電圧に
、ｔの差の絶対値によって位相シフ　１ト量が決まり、
また、この差の正、負によって位相シフトの方間が決１
す、この差の絶対値が零のとき、位相シフト量は零であ
る。そして、位相制御回路のループケ・インをＧとする
と、バイフェーズマーク信号ｄＤとクロックパルスＣ’
Ｐ　トの位相偏差は、ｉ／（１＋Ｇ）に減少する。

さて、以上の位相検波回路と位相シフト回路１５とから
なる位相制御回路には、スイッチ回路２９が設けられて
いる。このスイッチ回路２９は、接点Ａ、Ｅ間を切換わ
る切換スイッチ２９′を有し、接点、４に７１０算回路
２Ｂの出力信号ノの積分して得られた直流電圧ｊが供給
され、また、接点Ｂにリミッタ９からのクロックパルス
ＣＰの積分して得られた直流電圧ｃｐが供給される。こ
の直流電圧ｃｐは、接点Ｂから直流電圧ｔとして、位相
シフト回路１５に供給される。

切換スイッチ２９′は、ビン端子１０９に接続された供
給される切換信号により、接点Ａ、Ｂ間を切換えられる
。

そこで、いま、切換スイッチ２９′が接点Ａ側に閉じて
いるときは、位相シフト回路１５に供給される直流電圧
には加算回路２８の出力信号ノから得られる直流電圧ノ
゛であり、１〜たがって、位相シフト回路１５はバイフ
ェーズマーク信号もとクロックパルスＣＰの位相差に応
じて位相シフト量が制御される。これに対して、切換ス
イッチ２９′が接点Ｂ側に閉じると、直流電圧にはクロ
ックパルスＣ″Ｐから得られる直流電圧ｃｐであって直
流電圧ｔと等しく、位相シフト回路１５の位相シフト量
は零となる。

以上のように、位相制御回路は動作する。

Ｄ＠ＦＦ１０からのバイフェーズマーク信号−とリミッ
タ９からのクロックパルスＣＰは、夫々出力回路３０で
増幅されてビン端子１１０　、　１１１　＄ら図示しな
い復調回路に供給される。

かかる実施例によると、スイッチ回路２９の切換スイッ
チ２９′を接点Ａ側に閉じることにより、ビン端子１１
０　、　１１１には、夫々位相制御回路が動作している
ときのバイフェーズマーク信号とクロックパルスが得ら
れ、また、切換スイッチ　１２９′　を閉じることによ
り、同様に位相制御回路が動作してい々ｂときのバイフ
ェーズマーク信号とクロックパルスとが得られる。した
がって、位相制御回路の動作、非動作時におけるバイフ
ェーズマーク信号のクロックパルスとの位相関係が、ビ
ン端子１１０　、　１１１から得られる信号を用いて測
定することができる。ビン端子１１０゜１１１はデータ
識別回路の出力端子であって−第８図の点線で囲まれた
部分をＩＣ化するに際し、ＩＣ回路の性能試験をするた
めに、ＶＣＯＢの出力信号、位相シフト回路１５の重力
信号およびＤ−ＦＦ１０の入・出力信号を外部に取り出
すための端子を特別に設ける必要Ｆｉなく、これら出力
端子１１０　、　１１１からパイフェーズマーク信号や
クロックパルスを、位相関係測定のために引き出しても
、データ識別回路の動作には側ら影響されるものではな
く、データ識別に際しての符号誤シ率を増大させること
Ｆｉない。

第１０図は第８図のスイッチ回路２９の一具体例を示す
回路図であって、Ｑ−１ないしＱ−１５はトランジスタ
、Ｒ−１々ｕシＲ−１６は抵抗、１１５１１６は出力端
子であシ、１０９　、　１１２　、　１１３は第８図の
同符号のビン端子に相当する。

第１０図にかいて、トランジスタＱ’−９＊Ｑ−１４＋
　Ｑ−１ｓ卦よび抵抗Ｒ−１４ないしＲ−１６は定電流
源用のバイアス回路を、また、トランジスタＱ−１０と
抵抗Ｒ−１２，および、トランジスタＱ−１１と抵抗Ｒ
−１３は夫々定電流源を構成してｂる。

いま、ビン端子１０９から供給される切換信号ルヘルが
”Ｌ”とすると、トランジスタＱ−７Ｑ−１２のベース
のレベルはＬ”となり、差動対全構成するトランジスタ
Ｑ−７，Ｑ−８（７）うちトランジスタＱ−８はオンし
、トランジスタＱ−７はオフとなる。このために、ビン
端子１１３の直流電圧ノはトランジスタＱ−５のベース
へ伝達され、直流電圧にとして出力端子１１６から位相
シフト回路１５（第８図）Ｋ供給される。

また、ビン端子１０９からの切換信号のレベルが１”ト
スると、トランジスタＱ−１２がオンとなってトランジ
スタＱ−８のベースのレベルがＬ”となり、トランジス
タＱ−７がオンしてトランジスタＱ−８がオフと々る。

このために、ビン端子１１２の直流電圧ＣＰがトランジ
スタＱ−４のベースへ伝達され、直流電圧にとして出力
端子１１６から位相シフト回路１５に供給される。

一方、ビン端子１１２の直流電圧ＣＰはトランジスタＱ
−１のベースにも伝達され、ビン端子１０９からの切換
信号のレベルに関係なく、直流電圧ｔとして出力端子１
１５から常時位相シフト回路１５に供給される。

以上、本発明の一実施例をバイフェーズマーク信号を例
として説明したが、本発明は、その他のデジタル情報信
号の場合につ込ても有効である。

〔発明の効果〕

以上説明したように、本発明によれば、位相制御回路を
、外部から、動作状態、非動作状態に選択的に切換える
ことができて、該位相制御回路の夫々の状態におけるデ
ジタル情報信号とクロックパルスとを出力端子から得る
ことができるから、これらデジタル情報信号とクロック
パルスとを導出するに際して符号誤り率に悪い影響が及
ぶことがなく、これらデジタル情報信号とクロックパル
スとの位相関係を容易に測定することができるものであ
って、ＩＣ化に極めて適しており、上記従来技術の欠点
を除いて優れた機能のデータ識別回路を提供することが
できる。

【図面の簡単な説明】

第１図はオーバラップＰＣＭ記録方式の一例を示すトラ
ックパターン図、第２図は第１図のオーバラップＰＣＭ
記録方式の１こめの映像信号とＰＣＭ音声信号との関係
を示すタイミングチャート、第３図はパイフェーズマー
ク変調方式を説明するための標式図、第４図はバイフェ
ーズマーク信号の再生回路の一例を示すブロック図、第
５図は第４図の各部の信号を示すブロック図。第６図は従来のデータ識別回路の一例を示すブロック図
、第７図に従来のデータ識別回路の他の例を示すブロッ
ク図、第８図は本発明によるデータ識別回路の一実施例
を示すブロック図、第９図は第８図の各部分の信号の関
係を示すタイミングチャート、第１０図は第８図のスイ
ッチ回路の一具体例を示す回路図である。４・・・リミッタ　６・・・位相比較器８・・・電圧制
御型発振器　９・・・ＩＪ　ミッタ１０・・・Ｄ型フリ
ップフロップ１５・・・位相シフト回路　２３・・・インバータ２４
・・・Ｄ型フリップフロップ２５．２６・・・排他的オア回路２７・・・アンドゲート２８・・・加算回路２９・・・
スイッチ回路　２９′・・・切換スイッチ６０・・・出
力回路鵠人弁理士高橋明夫罰１図４５図門５図梵６図〒７図

Claims

【特許請求の範囲】

デジタル情報信号からクロックパルスを再生し、該クロ
ックパルスによって核デジタル情報信号のデータを再生
するようにしたデータ識別回路にかいて、該クロックパ
ルスを移相する位相シフト回路と、該位相シフト回路か
らのクロックパルスを前記デジタル情報信号にもとづい
て位相検波する位相検波回路と、該位相検波回路の出力
信号と基準電圧とが供給され前記位相シフト回路に第１
の制御信号と第２の制御信号とを切替え供給するスイッ
チ回路とを設け、該第１の制御信号は前記位相シフト回
路の移相量を零とし、該第２の制御信号は前記位相シフ
ト回路の移相量を前記位相検波回路の出力信号に応じて
変性させることができるように構成したことを特徴とす
るデータ識別回路。