JPS6065583A - ジヨセフソン接合素子及びその製法 - Google Patents

ジヨセフソン接合素子及びその製法

Info

Publication number
JPS6065583A
JPS6065583A JP58173669A JP17366983A JPS6065583A JP S6065583 A JPS6065583 A JP S6065583A JP 58173669 A JP58173669 A JP 58173669A JP 17366983 A JP17366983 A JP 17366983A JP S6065583 A JPS6065583 A JP S6065583A
Authority
JP
Japan
Prior art keywords
substrate
array
josephson
josephson junction
bpb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58173669A
Other languages
English (en)
Other versions
JPS6260831B2 (ja
Inventor
Minoru Suzuki
実 鈴木
Toshiaki Murakami
敏明 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58173669A priority Critical patent/JPS6065583A/ja
Publication of JPS6065583A publication Critical patent/JPS6065583A/ja
Publication of JPS6260831B2 publication Critical patent/JPS6260831B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、マイクロ波から赤外光にかけての電磁波の検
出または発振などに使用されるジョセフソン接合素子の
形成法に関するものである。
従来技術 ジョセフソン接合アレイを電磁波の検出または発振に用
いることの最大の利点は、アレイを構成する各ジョセフ
ソン接合を位相同期して動作させることにより得られ、
検出の感度または発振効率は構成ジョセフソン接合の数
の二乗に比例して飛躍的に向上する。各ジョセフソン接
合の位相同期動作の方法の一つとして、準粒子拡散によ
る結合を用いる場合には、各接合間の距離を十分に小さ
くする必要があるが、これは非常に困難である。
そのため゛従来ジョセフソン接合アレイをストリップ線
路上に構成し、各接合をインダクタンスと容量で結合し
、ス) IJツブ線路に電磁波またはソリトン波等を伝
搬させるという方法等が考えられている(ダピッドソン
、米国特許第4,344.052号明細書)。しかしな
がら接合間距離を十分小さくすることができればこの様
な類型な方法を用いる必要がなくなる。多数個のトンネ
ルジョセフソン接合アレイはレジストによるフォトリソ
グラフとリフト・オフ工程または必要に応じてエツチン
グ法等を組合わせて行うため接合間距離は数μmかそれ
以上とな91μm11以下にすることは非常に困難であ
る。また電子ビーム露プCを用いる場合でも数個の微細
接合の作製は可能であっても、多数個の場合には同じ様
にレジスト面積による制約や処理工程の制約等がある。
またこの様な方法で接合面積。
および接合間隔を小さくした場合、近接するレジストの
遮蔽による影響、レジストの汚染の影響、さらにはパタ
ーンの非直線性などによる影響が大きCυ、接合特性が
劣化してしまう。一方、弱結合ジョセフソンアレイの場
合には、例えば常伝導金属の上に超伝導金属の細い配列
を蒸着すること等によシ、弱結合部分の距離を1μm以
下まで小さくすることも可能であるがジョセフソン素子
とし・て十分な特性を得ることは困難である。
一方、酸化物超伝導体鉛ビスマス酸バリウム(BaPb
、−xBtxO,以下BPBと称する)の多結晶薄膜で
は結晶粒界にトンネルジョセフソン接合が形成され、薄
膜自体は、接合が平均粒径1000〜2000Xの間隔
に配匝された二次元接合アレイと々つている。このBP
B薄膜によるアレイ自身は電磁波の検出及び放射のため
に十分な特性を有し有用である中 が(特願昭56−1182号)、主として粒径のバラツ
キに起因して、最大クヨセフソン電流密度に空間的な分
布が存在するため、例えば十分長い時間に亘って電圧ロ
ッキングが維持できない等の不安定性を持つなどの欠点
もある。
発明の目的 本発明は幾何学的に規則正しい一次元または二次元の結
晶粒界ジョセフソン接合アレイを形成すること、及びそ
のため粒界ジョセフソン接合の形成位置とその個数を制
御可能な製法を得ることをその目的とするもので、特に
レジストパターンの間隔jり小さなジョセフソン接合ア
レイを形成することをその目的とする。
発明の構成と作用 本発明は、異方性エツチングによシ基板上に予定の規則
正しい溝の配列全形成し、この基板に酸化物超伝導体の
鉛ビスマス酸バリウム薄膜をエピタキシャル成長させる
と、溝の境界部分に一致して鉛ビスマス酸バリウム薄膜
の粒界ジョセフソン接合の規則的な配列が形成されるこ
とをみいたしガされたものである。
チタン酸ストロンチウム(SrT10g)単結晶のエツ
チングにおいて、エツチング速度は結晶の面方位により
大きな差が存在する。エツチング液としてI(20−H
CA −HF (H2O:100CC、HCI :10
CC; HF 2CC)+用いた時に(110)面方位
のエツチング速度が他の面に比較して大きいために5r
TIOs (100)面をエツチングすることによシ第
1図に示す様な溝2を基板1に形成することが可能であ
る。3.3′が早くエツチングされた面である。この性
質を利用してフォトリングラフ等によシ規則正しく溝の
配列を形成することが可能でちる。第2図は一次元の溝
配列21 、22 、23’を得たものであシ、第3図
は二次元の溝配列を示す。5rTi08(iit )面
を基板に用いた場合には同じ様にフォトレジストを用い
ることによシ第4図に示す様に3回対称の格子状基板全
形成することができる。第2図〜第4図以外にも、フォ
トリングラフまたは電子ビーム露光等の手法により、適
当なパターンを用いることにより種々の形態の配列を有
する格子状基板を形成することも可能である。こうして
得られる格子状基板にBPB薄膜を成長させると第5図
(この例は(100)基板)に示すようにBPBはエピ
タキシャル成長し、格子状基板内の単位平面上41〜4
4において、BPBは単結晶薄膜となる。しかし格子状
基板における溝の境界部分、即ち、異なる結晶方位面の
交差する部分31 、32 、33においてはBPBと
5rTiOsとの間の格子定数のミスマツチ(約10チ
)のために転移等結晶欠陥が集中し、結晶粒界となシ、
粒界ジョセフソン接合51 、52 、53が形成され
、その結果、格子状基板1と同じ幾何学的配置を有する
ジョセフソン接合アレイを得ることができる。
格子状基板1には、同じエツチング速度結晶面依存性を
有する単結晶、例えばシリコン等を用い、格子状基板に
加工後高温酸化雰囲気中で安定でBPHのエピタキシャ
ル成長しやすい物質1例えば、5rT30++ 、 M
gAlzOs + AJ20s + MgO等をエピタ
キシャル成長させその上にBPB ?同じ様にエピタキ
シャル成長させることによシジョセフソン接合アレイを
形成することも可能である。
発明の実施例 実施例1 第6図にジョセフソンアレイ形成法の工程を示す。Sr
T10g (100)面基板1の上にフォトリングラフ
によシ10μm幅のAZ−1350Jのレジストパター
ン6を形成しく図(a) ) 、その後前記のエツチン
グ液によ92分間エツチングした(図(b))。その後
アセトンにょシレジストを除去し、7,8溝2列の一次
元の格子状基板を得た(図(C))。この格子状基板’
t’ 700℃に保ち、(Pb、Bx) Th 5os
i剰に含むBPBの磁器ターゲラトラ用い、マグネトロ
7スハツl 法K ヨh 、1.4 kV +アルゴン
ー50%酸素混合雰囲気10 X 10”Torrの下
で15分間BPB薄膜9をエピタキシャル成長させり(
図(d) )。13PB薄膜の超伝導転移温度は約10
にであった。第7図にこうして得られたBPB薄膜の電
流電圧特性を示す。第7図では6個のジョセフソン接合
の直列特性となっておシ、これから第6図(d)におい
て、6個のトンネルジョセフソン接合が形成されている
ことが確認される。そして、平面部のBPBの単結晶部
には接合がないから、異なる結晶方位面の交差部lO〜
15の6ケ所に合計6個の一次元ジョセフソンアレイが
形成されていることがわかる。
実施例2 第8′図において、5rTiOa (100) 面にA
ZL/シストパターン16ヲ第8図(a)のように線幅
10μmの10×10本で直交2次元方向にパターン化
しく1部を示す)、実施例1と同じ様にエツチングした
後、第8図色)の様な格子状の基板を得た。これに前述
と同様にBPB薄膜をエピタキシャル成長した場合の電
流電圧特性を第9図に示す。これは、約(9)個の直列
ジョセフソン接合の特性となっておシ、実施例1と同様
に異なる結晶方位面の交差部に各々ジョセフソンアレイ
が形成されていることがわかる。
以上の実施例においてレジストのパターン幅、及びレジ
スタパターンの間隔ヲ10μmとしたが格子状基板の面
交差線の間隔は第6図等から明らかな様に約半分のs5
μmとなる。また通常のジョセフソン接合の接合面は基
板に平行になっているために接合間隔を小さくするには
接合面積も同時に小さくする必要があり、微小化と共に
接合特性の劣化と併せて臨界電流値も減少するが、本発
明においてはBPBの粒界接合面は基板に垂直であるた
めに原理的には接合面積の大きさを一定に保ちながら接
合間隔の距離全十分小さくすることが可能である。また
結晶方位という自然の性質を利用しているために、通常
の微細加工技術では到底得られない、秀れた直線性をも
達成することができる。
発明の効果 本発明によれば、BPB薄膜の結晶粒界ジョセフソン接
合アレイの規則的な構造を得ることが可能となる。そし
て、得られるジョセフソン接合アレイの隣接間隔は、レ
ジストパターンの間隔よシ前記のごとく小さく形成でき
る利点から、製造プロセス技術としてエレクトロンビー
ム露光技術%で1μm微細加工技術が確立されると、こ
れと組合せて接合間隔を1μm以下まで小さなジョセフ
ソン接合アレイを形成することができ、準粒子拡散によ
る電圧状態の多数個の接合が位相同期して動作し、遠赤
外の電磁波等の検波あるいは発振の効率を飛鏑的に高め
ることが可能となる。
【図面の簡単な説明】
第1図te1.5rTiOs単結晶(100)基板のエ
ッチング後の表面状態を示す説明図、第2図は5rTi
Os単結晶(100)基板上に形成された一次元格子状
基板、第3図は同じく二次元格子状基板、第4図は同じ
く3回対称の二次元格子状基板を示すそれぞれ説明図、
第5図は5rTiOs格子状基板上にエピタキシャル成
長したBPBの結晶面及びBPBの結晶粒界の形成位置
を示す説明図、第6図は本発明によるジョセフソン接合
アレイの製作工程図、第7図は本発明による6個の一次
元ジョセフソンアレイの特性を示す。第8図(a)は二
次元格子状基板形成のためのレジストパターンを示し、
同図(b)はこうして得られた二次元格子状基板の上面
を示す。 第9図は本発明による30X30の二次元ジョセフソン
接合アレイの特性を示す。 1・・・チタン酸ストロンチウム単結晶基板、2・・・
溝、6・・・レジストパターン、9・・・BPB薄!、
7.8・・・溝、31〜33及び10〜15・・・異な
る結晶方位面の交差部。 特許出願人 日本電信電話公社

Claims (1)

  1. 【特許請求の範囲】 次元の溝列を備える基板、該基板上に形成された酸化物
    超伝導体の鉛ビスマス酸バリウム薄膜のエピタキシャル
    成長層、及び該エピタキシャル成長層の前記溝の異なる
    結晶方位面の交差部に一致して形成されている鉛ビスマ
    ス酸バリクム薄膜の粒界ジョセフソン接合の列から構成
    されていることを特徴とするジョセフソン接合素子。 (2) 単結晶基板上の基本方位と平行な方向に一次元
    または二次元のレジストパターンを形成し、異方性エツ
    チングにより異なる結晶方位面の交差部を含む溝を形成
    し、レジストを除去した後、前記溝を含む単結晶基板上
    に酸化物超伝導体の鉛ビスマス酸バリウム薄膜をエピタ
    キシャル成長させ、該エピタキシャル成長時に前記具な
    る結晶方位面の交差部(二粒界ジョセフソン接合を形成
    することを特徴とするジョセフソン接合素子の製法。 (3)前記単結晶基板としテ5rTiOs 、 Afg
    Aノ203゜AIJ20s 、またはMlOの高温酸化
    雰囲気中で安定な酸化物を用いることを特徴とする特許
    請求の範囲第2項記載のジョセフソン接合素子の製法。
JP58173669A 1983-09-20 1983-09-20 ジヨセフソン接合素子及びその製法 Granted JPS6065583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58173669A JPS6065583A (ja) 1983-09-20 1983-09-20 ジヨセフソン接合素子及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58173669A JPS6065583A (ja) 1983-09-20 1983-09-20 ジヨセフソン接合素子及びその製法

Publications (2)

Publication Number Publication Date
JPS6065583A true JPS6065583A (ja) 1985-04-15
JPS6260831B2 JPS6260831B2 (ja) 1987-12-18

Family

ID=15964900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58173669A Granted JPS6065583A (ja) 1983-09-20 1983-09-20 ジヨセフソン接合素子及びその製法

Country Status (1)

Country Link
JP (1) JPS6065583A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273782A (ja) * 1986-05-21 1987-11-27 Nippon Telegr & Teleph Corp <Ntt> ジヨセフソン接合素子及びその製法
JPS6411376A (en) * 1987-07-06 1989-01-13 Hitachi Ltd Josephson element with oxide superconductor
JPS6410676A (en) * 1987-07-03 1989-01-13 Hitachi Ltd Oxide superconducting device
JPH01161880A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 超電導素子
JPH01211983A (ja) * 1988-02-18 1989-08-25 Nec Corp ジョセフソン素子
JPH01283884A (ja) * 1988-05-10 1989-11-15 Matsushita Electric Ind Co Ltd ジョセフソン素子アレイおよびその製造方法
JPH0244786A (ja) * 1988-08-05 1990-02-14 Canon Inc ジョセフソン素子の製造方法
JPH03149885A (ja) * 1989-11-07 1991-06-26 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導デバイスおよびその製造方法
JPH03234071A (ja) * 1990-02-09 1991-10-18 Sharp Corp ジョセフソン素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273782A (ja) * 1986-05-21 1987-11-27 Nippon Telegr & Teleph Corp <Ntt> ジヨセフソン接合素子及びその製法
JPS6410676A (en) * 1987-07-03 1989-01-13 Hitachi Ltd Oxide superconducting device
JPS6411376A (en) * 1987-07-06 1989-01-13 Hitachi Ltd Josephson element with oxide superconductor
JPH01161880A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 超電導素子
JPH01211983A (ja) * 1988-02-18 1989-08-25 Nec Corp ジョセフソン素子
JPH01283884A (ja) * 1988-05-10 1989-11-15 Matsushita Electric Ind Co Ltd ジョセフソン素子アレイおよびその製造方法
JPH0244786A (ja) * 1988-08-05 1990-02-14 Canon Inc ジョセフソン素子の製造方法
JPH03149885A (ja) * 1989-11-07 1991-06-26 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導デバイスおよびその製造方法
JPH03234071A (ja) * 1990-02-09 1991-10-18 Sharp Corp ジョセフソン素子

Also Published As

Publication number Publication date
JPS6260831B2 (ja) 1987-12-18

Similar Documents

Publication Publication Date Title
JP3275836B2 (ja) 超電導デバイス
US5750474A (en) Method for manufacturing a superconductor-insulator-superconductor Josephson tunnel junction
JPS6065583A (ja) ジヨセフソン接合素子及びその製法
JPH05251771A (ja) 人工粒界型ジョセフソン接合素子およびその作製方法
EP0446146B1 (en) Stacked Josephson junction device composed of oxide superconductor material
JP3568547B2 (ja) ジョセフソン接合構造体
JPH05335638A (ja) ジョセフソン接合構造体およびその作製方法
JPS62273782A (ja) ジヨセフソン接合素子及びその製法
JP3189403B2 (ja) 超電導接合を有する素子およびその作製方法
US5612290A (en) Josephson junction device formed of oxide superconductor
JP2994183B2 (ja) 超電導素子およびその作製方法
JP2761504B2 (ja) 酸化物超伝導デバイスおよびその製造方法
JP2774576B2 (ja) 超伝導体装置及びその製造方法
JPH04332180A (ja) ジョセフソン素子
EP0557207B1 (en) Josephson junction device of oxide superconductor and process for preparing the same
JP3739436B2 (ja) 超伝導デバイス装置及びその製造方法
JPH1174573A (ja) 超伝導素子回路とその製造方法および超伝導デバイス
JPH0563247A (ja) 超電導接合構造体およびその作製方法
JP2690588B2 (ja) ジョセフソン接合素子
JPH08153904A (ja) 超伝導接合素子およびその製造方法
JP3570418B2 (ja) 超伝導デバイス
JP3323278B2 (ja) 超電導デバイスの製造方法
JPH02208981A (ja) ジョセフソン接合素子の形成方法
JPH0627170A (ja) 超電導電磁波検出素子
JPH04163808A (ja) 超伝導デバイスの作製方法