JPS6051022A - パワ−・オン・リセット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、電源電圧の立上りに応じて、ロジック回路等
へのりセント信号を発生するパワー・オン・リセット回
路に関するものである。

〈従来技術〉 従来のパワー・オン・リセット回路は、電圧検知型が多
く、電源電圧が高速に立上った時には、リセットがかか
らない場合がでて（る。また、内部発振器利用の型では
、内部発振器を持たないロジックには利用てきないとい
う欠点があった。

〈発明の目的〉 本発明は、簡単な回路構成で、電源電圧が高速立上り時
及び低速立上り時両者に於いて動作するように構成され
たパワー・オン・リセット回路を提供するものである。

〈実施例〉 図面は本発明の一実施例を示す回路図である。

ｌ　、ｌ　は電源ラインで、４２　をＧＮＤ　（グ２ ランドレベル）として１１　に電源電圧Ｖｃｃ　を印加
するようにしている。Ｔ　ｒ　１．　Ｔ　ｒ２はトラン
ジスタで、Ｔｒ、のベースとＴｒ２　のコレクタを接続
するとともに、該接続点を抵抗Ｒ１を介して電源ライン
１１に接続している。ＤはＴ　ｒ　２のベースに直列接
続されたｎ個のダイオードである。

■は定電流源、Ｃ３はコンデンサで、電源ディン１、、
（１２間に直列接続され、その接続点Ａはｎ個のダイオ
ードＤの他端に接続される。

以上のような構成で、電源電圧ＶｃｃがＶＢＥ（トラン
ジスタＴｒ、、Ｔｒ２のベース・エミッタ電圧）になる
とＴ　ｒ　＋　がオンし、Ｔ　ｒ　＋のコレクタをグラ
ンドレベルとしてリセット信号を出力する。また、定電
流源■とコンデンサＣ１の接続点Ａの電位が（ｎ＋１）
ＶｎＥ　となると、Ｔ　ｒ　２がオンし、Ｔ　ｒ　＋　
のベース電流をＴｒ２　に引き込むため、Ｔｒ＋　がオ
フし、リセット信号の出力は解除される。

ここで、Ａ点の電位は、定電流Ｉｆとコンデンサの容量
Ｃ１によって決まるため（Ｖ＝Ｉｆ−ｔ／Ｃ，、ｔは時
−間）、電源電圧Ｖｃｃの立上がりが急峻であっても、
Ａ点の電位が（ｎ＋１）ＶＢＥになるには、ｔｆが流れ
出してからｔ。−Ｃ１・（ｎ　＋　１　）・ＶＢＥ／Ｉ
ｆの時間がかかる。このことにより、定電流源■がＶＢ
Ｅ以上で動作するようにすれば、最低【。−Ｃ１・（ｎ
＋１）・ｖＢＥ／Ｉｆのりセント信号が得られる。リセ
ットされるロジック回路の動作速度に見合ったＩｆ、Ｃ
，を決定すれば、電源電圧Ｖｃｃの立上がりがいかに高
速でもパワー・オン・リセットが動作できる。

なお、（ｎ　＋　ｌ）　ＶＢＥ　はハ１７−−、ｔ’％
、−ＩＪ上セツト路の上限電圧を決定し、ここでは対象
のロジック回路を安定に動作させるため、ダイオードの
数ｎもこれによって一義的に決められているものとする
。

また、電源電圧Ｖｃｃの立上りが遅く、Ａ点の電位がＶ
ｃｃ　と同様に変化する場合でも、トランジスタＴｒ＋
　がオンしてからＴｒ２がオンする、つまりＡ点の電位
がｖＢＥ　〜（ｎ＋１）・ＶＢＥ　の間リセット信号は
出力されるので、この場合も確実にパワー・オン・リセ
ットが動作することになる。

以上のように本回路は、電源電圧Ｖｃｃの立上りが高速
から低速まで任意の時定数の範囲でリセットをかけ得、
４る５−ことができる。

〈発明の効果〉 このように本発明によれば、簡単な回路構成により、電
源電圧の立上がりの如何んに関わらす確実にリセットを
かけることができる有用なパワー・オン・リセット回路
が提供できる。

【図面の簡単な説明】

図面は本発明の一実施例を示す回路図である。 １１　・ｔ！２・・・電源ライン、Ｔｒｌ　・Ｔｒ２・
・・トランジスタ、Ｒ１・・・抵抗、Ｄ・・ダイオード
、■・・・定電流源、Ｃ１・・コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １　ベース・コレクタを接続した第１のトランジスタ（
   Ｔｒｙ）及び第２のトランジスタ（Ｔｒ２）を備え、前
   記ベース・コレクタの接続点を抵抗（Ｒ１）を介し電源
   ラインに接続し、前記電源列 ラインに直情接続した定電流源（Ｉ）とコンデンサ（Ｃ
   １）の接続点をｎ個のダイオード（Ｄ）を介し前記第２
   のトランジスタ（’Ｔ　ｒ　２　）のベースに接続して
   なることを特徴とするパワー・オン・リセット回路。