JPS605022B2 - 記憶装置のエラー検出装置 - Google Patents
記憶装置のエラー検出装置Info
- Publication number
- JPS605022B2 JPS605022B2 JP52102698A JP10269877A JPS605022B2 JP S605022 B2 JPS605022 B2 JP S605022B2 JP 52102698 A JP52102698 A JP 52102698A JP 10269877 A JP10269877 A JP 10269877A JP S605022 B2 JPS605022 B2 JP S605022B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory device
- group
- information
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は記憶装置のエラー検出装置に関する。
第１図は従来技術を説明するためのもので、データ処理
装置における記憶装置とその周辺を示している。図にお
いて、アドレス作成回路２によってアドレス作成条件信
号１を基に作成されたアドレス情報に対し、パリティビ
ット発生回路７によってパリティビットが作成される。
アドレス情報とパリティビットはアドレスレジスタ３に
セットされた後にパリティチェック回路８によってパリ
ティビットが正しいかどうかチェックされる。
装置における記憶装置とその周辺を示している。図にお
いて、アドレス作成回路２によってアドレス作成条件信
号１を基に作成されたアドレス情報に対し、パリティビ
ット発生回路７によってパリティビットが作成される。
アドレス情報とパリティビットはアドレスレジスタ３に
セットされた後にパリティチェック回路８によってパリ
ティビットが正しいかどうかチェックされる。
つまりアドレス情報が作成されてからアドレスレジスタ
３にセットされるまでの間にエラーが発生したかどうか
がチェックされる。ここでエラーが検出されれば、パリ
ティチェック回路８からエラー信号１６が出力される。
なお第１図において、５はメモリ装置、６はメモリ装置
から読出されたデータがセットされるデータ・レジスタ
である。さて前記のような従来の装置においてはアドレ
ス作成回路２に於いて発生した誤動作は、アドレス情報
そのものが誤っているのでパリティチェック回路８では
検出することができない。またアドレス情報が正しくメ
モリ装置５に与えられてもメモリ装置５の内部で故障し
ている場合、アドレス作成回路２で作成されたアドレス
と等しくないアドレスがアクセスされても、ヱフーが検
出されないことが起こり得る。
３にセットされるまでの間にエラーが発生したかどうか
がチェックされる。ここでエラーが検出されれば、パリ
ティチェック回路８からエラー信号１６が出力される。
なお第１図において、５はメモリ装置、６はメモリ装置
から読出されたデータがセットされるデータ・レジスタ
である。さて前記のような従来の装置においてはアドレ
ス作成回路２に於いて発生した誤動作は、アドレス情報
そのものが誤っているのでパリティチェック回路８では
検出することができない。またアドレス情報が正しくメ
モリ装置５に与えられてもメモリ装置５の内部で故障し
ている場合、アドレス作成回路２で作成されたアドレス
と等しくないアドレスがアクセスされても、ヱフーが検
出されないことが起こり得る。
そこで本発明は、予期しないアドレスがアクセスされた
ときは、そのエラーを検出できるようにすることを目的
としている。
ときは、そのエラーを検出できるようにすることを目的
としている。
本発明では、メモリ装置を複数のグループに分割し各ア
ドレスがどのグループに属するかを表わす情報をそのア
ドレス毎に対応して別なメモリに記憶させておく。
ドレスがどのグループに属するかを表わす情報をそのア
ドレス毎に対応して別なメモリに記憶させておく。
メモリ装置のアクセスに当って、同一のアドレス情報を
前記別メモ川こも与え、そこからグループ識別情報を謙
出す。一方このアクセスすべきアドレスがどのグル−プ
に属するかを表わす情報を作成し、このグループ識別情
報と前記論出されたグループ識別情報とを比較する。
前記別メモ川こも与え、そこからグループ識別情報を謙
出す。一方このアクセスすべきアドレスがどのグル−プ
に属するかを表わす情報を作成し、このグループ識別情
報と前記論出されたグループ識別情報とを比較する。
そしてもし不一致ならばエラーとする。従って、アクセ
スしようとしたアドレスでないアドレスがアクセスされ
、かつそれが異なったグループになるとき、エラーが検
出される。第２図は本発明の一実施例を説明するための
図である。第１図と同じものには同じ番号を付けてある
。１１はアドレス作成回路２によって作成されたアドレ
ス情報を基にこれに対応するグループビットを作成する
グループビット作成回路である。
スしようとしたアドレスでないアドレスがアクセスされ
、かつそれが異なったグループになるとき、エラーが検
出される。第２図は本発明の一実施例を説明するための
図である。第１図と同じものには同じ番号を付けてある
。１１はアドレス作成回路２によって作成されたアドレ
ス情報を基にこれに対応するグループビットを作成する
グループビット作成回路である。
グループビットとは、具体的にはアドレス情報ビットの
うちの上位ｎビットであり、このｎビットにより２ｎ個
のグループを識別する。１２はグループビット作成回路
１１からのグループビットがセットされるグループビッ
トレジスタである。１３はメモリ装置５と同数のアドレ
ス数を有するメモリ装置である。
うちの上位ｎビットであり、このｎビットにより２ｎ個
のグループを識別する。１２はグループビット作成回路
１１からのグループビットがセットされるグループビッ
トレジスタである。１３はメモリ装置５と同数のアドレ
ス数を有するメモリ装置である。
このメモリ装置１３は読出し専用であってもよい。
メモリ装置１３の各アドレスには、メモリ装置５の対応
するアドレスが２ｎ個のうちのどのグループに属してい
るかを示すグループビットが記憶されている。１０はメ
モリ装置１３からのデータとグループビットレジスター
２からのグループビットとを比較し、不一致ならばエラ
ー信号１４を発生する比較回路である。
するアドレスが２ｎ個のうちのどのグループに属してい
るかを示すグループビットが記憶されている。１０はメ
モリ装置１３からのデータとグループビットレジスター
２からのグループビットとを比較し、不一致ならばエラ
ー信号１４を発生する比較回路である。
以上の構成において、アドレス作成回路２によってアド
レス作成条件信号１を基に作成されたアドレス情報がア
ドレスレジスタ４にセットされる。
レス作成条件信号１を基に作成されたアドレス情報がア
ドレスレジスタ４にセットされる。
同時に、このアドレス情報に基づいて対応するグループ
ビットがグループビット作成回路１１により作成される
。アドレスレジスタ４にセットされたアドレス情報はメ
モリ装置５と１３に与えられ、それぞれ対応するデータ
が読出される。〆モリ装置５からのデータはデータレジ
スタ６にセットされ、メモリ装置１３からのデータ、す
なわちグループビットは比較回路１０１こ与えられる。
比較回路１０ではメモリ装置１３からのグループビット
とグループビットレジスター２からのグループビットと
を比較する。もしアドレス情報がメモリ装置５に与えら
れるまでにエラーが起きたり、あるいはメモリ装置５内
の故障によりメモリ装置５において、アドレス作成回路
２で作成したアドレスに対応しないグループのアドレス
がアクセスされたとすれば、メモリ装置１３側からはそ
の対応しないグループビットが読出され、従って比較回
路１０では不一致となり、エラー信号１４が出力される
。以上の如き本発明により、アクセスしようとしたアド
レスと異なったグループに属するアドレスがアクセスさ
れたときエラーが検出される効果がある。
ビットがグループビット作成回路１１により作成される
。アドレスレジスタ４にセットされたアドレス情報はメ
モリ装置５と１３に与えられ、それぞれ対応するデータ
が読出される。〆モリ装置５からのデータはデータレジ
スタ６にセットされ、メモリ装置１３からのデータ、す
なわちグループビットは比較回路１０１こ与えられる。
比較回路１０ではメモリ装置１３からのグループビット
とグループビットレジスター２からのグループビットと
を比較する。もしアドレス情報がメモリ装置５に与えら
れるまでにエラーが起きたり、あるいはメモリ装置５内
の故障によりメモリ装置５において、アドレス作成回路
２で作成したアドレスに対応しないグループのアドレス
がアクセスされたとすれば、メモリ装置１３側からはそ
の対応しないグループビットが読出され、従って比較回
路１０では不一致となり、エラー信号１４が出力される
。以上の如き本発明により、アクセスしようとしたアド
レスと異なったグループに属するアドレスがアクセスさ
れたときエラーが検出される効果がある。
従って本発明を第１図の如きアドレス情報のアドレス情
報のパリティチェック方式と併用すれば、記憶装置のエ
ラーをより完全に検出することができる。
報のパリティチェック方式と併用すれば、記憶装置のエ
ラーをより完全に検出することができる。
第１図は従来技術を説明するための図、第２図は本発明
の一実施例を説明するための図でる。 第２図において、２・・・・・・アドレス作成回路、４
……アドレスレジスタ、５，１３……メモリ装置、１０
・・…・比較回路、１１・・・・・・グループビット作
成回路、１２・・・・・・グループビットレジスタ。矛
７図汁２図
の一実施例を説明するための図でる。 第２図において、２・・・・・・アドレス作成回路、４
……アドレスレジスタ、５，１３……メモリ装置、１０
・・…・比較回路、１１・・・・・・グループビット作
成回路、１２・・・・・・グループビットレジスタ。矛
７図汁２図
Claims (1)
- １ アドレス作成回路からのアドレス情報に従ってメモ
リ装置がアクセスされる記憶装置のためのエラー検出装
置において、前記アドレス情報が属するグループを識別
するための情報を作成する手段と、前記アドレス情報と
等しいアドレス情報に従ってアクセスされるメモリ装置
であって当該メモリ装置の各アドレスには当該アドレス
が属するグループを識別するための情報が記憶されてい
るものと、当該メモリ装置からのグループ識別情報と前
記グループ識別情報作成手段からのグループ識別情報と
を比較し不一致ならばエラー信号を出力する手段とから
成ることを特徴とするエラー検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52102698A JPS605022B2 (ja) | 1977-08-29 | 1977-08-29 | 記憶装置のエラー検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52102698A JPS605022B2 (ja) | 1977-08-29 | 1977-08-29 | 記憶装置のエラー検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5437432A JPS5437432A (en) | 1979-03-19 |
| JPS605022B2 true JPS605022B2 (ja) | 1985-02-07 |
Family
ID=14334468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52102698A Expired JPS605022B2 (ja) | 1977-08-29 | 1977-08-29 | 記憶装置のエラー検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605022B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0538495Y2 (ja) * | 1987-11-16 | 1993-09-29 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223937A (ja) * | 1987-03-13 | 1988-09-19 | Fuji Electric Co Ltd | 記憶装置への書込み方法 |
| JPH087275Y2 (ja) * | 1991-04-12 | 1996-03-04 | 中外炉工業株式会社 | フィン付Ａｌ熱交換器の付着油気化洗浄装置 |
| JP4799027B2 (ja) * | 2005-03-31 | 2011-10-19 | 富士通株式会社 | 記憶制御回路、記憶制御回路におけるアドレスエラーチェック方法 |
| JP4916843B2 (ja) * | 2006-11-10 | 2012-04-18 | 株式会社マキタ | 作業機のハンドル |
-
1977
- 1977-08-29 JP JP52102698A patent/JPS605022B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0538495Y2 (ja) * | 1987-11-16 | 1993-09-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5437432A (en) | 1979-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU597140B2 (en) | Efficient address test for large memories | |
| US5956352A (en) | Adjustable filter for error detecting and correcting system | |
| JPS605022B2 (ja) | 記憶装置のエラー検出装置 | |
| US3727039A (en) | Single select line storage system address check | |
| EP0533608A2 (en) | Method and apparatus for ensuring the recoverability of vital data in a data processing system | |
| JPS6130301B2 (ja) | ||
| JP4025575B2 (ja) | 内容アドレスメモリシステム | |
| JPH06103469B2 (ja) | メモリ制御回路 | |
| SU1065888A1 (ru) | Буферное запоминающее устройство | |
| JPS607822B2 (ja) | メモリ誤動作検出方式 | |
| SU963107A2 (ru) | Устройство дл контрол блока пам ти | |
| JPS6223337B2 (ja) | ||
| CN117711475A (zh) | 存储单元的故障检测电路及方法、功能芯片 | |
| JPH04106628A (ja) | メモリエラー検出方式 | |
| JPS6010661B2 (ja) | 誤り検査方式 | |
| JPH02128258A (ja) | エラー自己訂正メモリ | |
| JPS5812199A (ja) | 情報処理装置 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPS6218943B2 (ja) | ||
| JPH02105229A (ja) | 一時記憶回路 | |
| JPS5816556B2 (ja) | エラ−検出方式 | |
| JPS5489435A (en) | Common memory device control system | |
| JPH0683718A (ja) | 障害検出回路 | |
| JPS6072036A (ja) | 制御記憶装置のエラ−検出方式 | |
| JPS63216152A (ja) | 記憶装置 |