JPS63223937A - 記憶装置への書込み方法 - Google Patents
記憶装置への書込み方法Info
- Publication number
- JPS63223937A JPS63223937A JP62058284A JP5828487A JPS63223937A JP S63223937 A JPS63223937 A JP S63223937A JP 62058284 A JP62058284 A JP 62058284A JP 5828487 A JP5828487 A JP 5828487A JP S63223937 A JPS63223937 A JP S63223937A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- address
- data storage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 5
- 238000013500 data storage Methods 0.000 claims description 55
- 230000005856 abnormality Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 3
- 102100039398 C-X-C motif chemokine 2 Human genes 0.000 description 2
- 101000889128 Homo sapiens C-X-C motif chemokine 2 Proteins 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、記憶装置への書込み方法に関し、とくにマ
イクロコンピュータの記憶装置へのデータ書込みに際し
、ＣＰＵの異常によってデータ自体またはこれに対応す
るアドレス符号の少なくともいずれかが間違っても、こ
の間違いによる障害が所定範囲のデータ格納領域だけに
限定されうるようにしたものである。
イクロコンピュータの記憶装置へのデータ書込みに際し
、ＣＰＵの異常によってデータ自体またはこれに対応す
るアドレス符号の少なくともいずれかが間違っても、こ
の間違いによる障害が所定範囲のデータ格納領域だけに
限定されうるようにしたものである。
従来技術について、第４図の従来技術を適用した装置要
部の構成を示すブロック図を参照しながら説明する。 ■はマイクロプロセッサ、１２はＲＯＭとＲＡＭとを含
むメモリ、１０はアドレスバス、２０はデータバスであ
る。いま、あるデータをメモリ１２のＲＡＭに書き込む
ときを考える。コード化のままのアドレス符号は、マイ
クロプロセッサ１に内蔵される図示してないアドレスデ
コーダによって、ＲＯＭの番地を選択するアドレス指定
信号に変換される。このアドレス指定信号と、書き込む
べきデータとが、それぞれアドレスバス１０．データバ
ス２０を介してメモリ２に送られ、さらに書込み要求信
号ＭＷがマイクロプロセッサ１から出力されて、はじめ
て書込み動作がおこなわれる。なお、ＶＷは書込み要求
信号と同時に、この信号の出入りする端子を表すものと
する。 なお、ＭＲは読出し要求信号と、その出入りする端子で
、データ読出しに関係する。
部の構成を示すブロック図を参照しながら説明する。 ■はマイクロプロセッサ、１２はＲＯＭとＲＡＭとを含
むメモリ、１０はアドレスバス、２０はデータバスであ
る。いま、あるデータをメモリ１２のＲＡＭに書き込む
ときを考える。コード化のままのアドレス符号は、マイ
クロプロセッサ１に内蔵される図示してないアドレスデ
コーダによって、ＲＯＭの番地を選択するアドレス指定
信号に変換される。このアドレス指定信号と、書き込む
べきデータとが、それぞれアドレスバス１０．データバ
ス２０を介してメモリ２に送られ、さらに書込み要求信
号ＭＷがマイクロプロセッサ１から出力されて、はじめ
て書込み動作がおこなわれる。なお、ＶＷは書込み要求
信号と同時に、この信号の出入りする端子を表すものと
する。 なお、ＭＲは読出し要求信号と、その出入りする端子で
、データ読出しに関係する。
以上説明したように、従来の技術では、もしマイクロコ
ンピュータの記憶装置へのデータ書込みに際し、ＣＰＵ
が暴走などの異常を生じ、データ自体またはこれに対応
するアドレス符号の少なくともいずれかが間違うと、■
誤ったデータの書込みや既格納データの消去といった障
害が起こる、■この障害の範囲が記憶装置の全格納領域
のいずれかに及ぶ、■障害の発見とその修復とに多大の
時間と手間とがかかる、■とくにマイクロコンピュータ
が制御装置として構成されるときの、制御対象に及ぼす
影響は重大である−などの問題点がある。 この発明の目的は、従来の技術がもつ以上の問題点を解
消し、マイクロコンピュータの記憶装置へのデータ書込
みに際し、ＣＰＵの異常によってデータ自体またはこれ
に対応するアドレス符号の少なくともいずれかが間違っ
ても、この間違いによる障害が所定範囲のデータ格納領
域だけに限定されうるようにした記憶装置への書込み方
法を提供することにある。
ンピュータの記憶装置へのデータ書込みに際し、ＣＰＵ
が暴走などの異常を生じ、データ自体またはこれに対応
するアドレス符号の少なくともいずれかが間違うと、■
誤ったデータの書込みや既格納データの消去といった障
害が起こる、■この障害の範囲が記憶装置の全格納領域
のいずれかに及ぶ、■障害の発見とその修復とに多大の
時間と手間とがかかる、■とくにマイクロコンピュータ
が制御装置として構成されるときの、制御対象に及ぼす
影響は重大である−などの問題点がある。 この発明の目的は、従来の技術がもつ以上の問題点を解
消し、マイクロコンピュータの記憶装置へのデータ書込
みに際し、ＣＰＵの異常によってデータ自体またはこれ
に対応するアドレス符号の少なくともいずれかが間違っ
ても、この間違いによる障害が所定範囲のデータ格納領
域だけに限定されうるようにした記憶装置への書込み方
法を提供することにある。
前記の目的を達成するために、この発明においては、
１個または２個以上の単位データ格納領域からデータ格
納ブロックが構成され、かつこのデータ格納ブロックの
複数個から記憶装置、例えばＥＥＲＯＭが構成され、 書き込むべきデータに対応するアドレス符号をアドレス
デコーダによってデコードして格納すべき単位データ格
納領域のアドレス指定信号を求め、かつ、前記アドレス
符号をブロックデコーダによってデコードして前記格納
すべき単位のデータ格納領域の属するデータ格納ブロッ
クのブロック指定信号を求め、 このブロック指定信号と、前記アドレス指定信号と、書
込み要求信号とのＡＮＤ条件に基づいて、前記データを
書き込むようにする。
納ブロックが構成され、かつこのデータ格納ブロックの
複数個から記憶装置、例えばＥＥＲＯＭが構成され、 書き込むべきデータに対応するアドレス符号をアドレス
デコーダによってデコードして格納すべき単位データ格
納領域のアドレス指定信号を求め、かつ、前記アドレス
符号をブロックデコーダによってデコードして前記格納
すべき単位のデータ格納領域の属するデータ格納ブロッ
クのブロック指定信号を求め、 このブロック指定信号と、前記アドレス指定信号と、書
込み要求信号とのＡＮＤ条件に基づいて、前記データを
書き込むようにする。
書込みは、ブロック指定信号と、アドレス指定信号と、
書込み要求信号とのＡＮＤ条件に基づいておこなわれる
から、データ自体、ブロック指定信号、またはアドレス
指定信号の少なくともいずれかに間違いが生じたとして
も、この間違いによる障害の及ぶデータ格納領域の範囲
は、最悪、該当するデータ格納ブロックだけに限定され
る。言いかえれば、その他のデータ格納ブロックには、
間違いの影響は及ばない。
書込み要求信号とのＡＮＤ条件に基づいておこなわれる
から、データ自体、ブロック指定信号、またはアドレス
指定信号の少なくともいずれかに間違いが生じたとして
も、この間違いによる障害の及ぶデータ格納領域の範囲
は、最悪、該当するデータ格納ブロックだけに限定され
る。言いかえれば、その他のデータ格納ブロックには、
間違いの影響は及ばない。
、この発明の一実施例について、第１図のこの発明に係
る一実施例を適用した装置の構成を示すブロック図、第
２図の前記装置におけるＥＥＲＯＭのデータ格納部の構
成を示す説明図、第３図の書込みデータの格納領域指定
動作を説明するメモリモデル図を参照しながら説明する
。 第１図に示されるのはマイクロコンピユータラ主要部と
する温度調節装置である。■はマイクロプロセッサ、２
はメモリである。このメモリ２は、プログラム用の読出
し専用メモリ （ＲＯＭ）と、データ用の書込み、読出
し可能なメモリとからなる。とくにこの場合、このデー
タ用の書込み、読出し可能なメモリはＥＥＲＯＭである
が、バッテリ・バックアップされたＲＡＭであってもよ
い。 要するに、電源オフによって、格納データが消去されな
いようになっている。このＥＥＲＯＭは、詳しくは後述
するが、複数個のデータ格納ブロックからなっている。 さらに、このデータ格納ブロックは、１個または２個以
上の単位データ格納領域からなっている。 ３八はテンキーで、温度調節装置の各種定数を設定し、
３ＢはＬＥＤ表示器で、前記定数を表示する。 ５はブロックデコーダで、マイクロプロセッサ１から出
力される、コード化のままのアドレス符号を、書込みデ
ータの番地を選択するためのアドレス指定信号Ｂｏ、
Ｂ １． Ｂ２． Ｂ３に変換する。このアドレス指定
信号用の信号線は４本あり、それぞれに手動スイッチＳ
ｏ、Ｓ１．Ｓ２．５３が挿され、かつ、それぞれ抵抗１
４を介して接地され、併せて各手動スイッチＳｏ、Ｓ１
．Ｓ２．Ｓ３と各抵抗１４との中間点から分岐してＯＲ
回路１１に接続される。ＮＡＮＤ回路１２はＡＮＤ機能
をもち、ＯＲ回路１１からの出力と、マイクロプロセッ
サ１から、反転器１３を介して出力される書込み要求信
号■とを入力し、出力をメモリ２に送出する。なお、マ
イクロプロセッサ１とメモリ２とのＭＷは、書込み指定
信号端子を表す。また、３丁はチップ選択端子である。 さて、入力ポートロは、Ａ／Ｄコンバータ８゜増幅器１
８を介して熱電対２８と接続し、出力ポードアは、Ｄ／
Ａコンバータ９．電圧・電流変換農工９を介して負荷抵
抗２９と接続している。また、入力ポートロ、出力ポー
ドアは、それぞれアドレスバス１０．データバス２０と
接続するとともに、入力ポートロには読出し要求信号Ｉ
Ｒが、出力ポードアには書込み要求信号子Ｗが、それぞ
れマイクロプロセッサ１から入力される。 この温度調節装置の作用を、書込みデータが調節装置定
数である場合を例にして説明する。調節装置定数は、■
温度目標値、上・下限警報値など、■制御パラメータと
しての比例帯、積分時間、微分時間など、■ゼロ点補正
データ、スパン補正データなど、である。 さて、従来一般の書込みでは、マイクロプロセッサ１は
、テンキー３Ａによって設定される各種温度調節装置定
数に対して、アドレスバス１０に定数データの書込み先
の番地を、データバス２０に書込みデータとしての各種
定数データをそれぞれ出力する。次に、マイクロプロセ
ッサ１は、その端子πＷに一定時間だけアクティブロウ
（以下、Ｌと表記する）を出力して、メモリ２に対して
書込みを要求する。また、メモリ２はＭＷがＬになった
ことにより、書込み要求が与えられたことを知り、その
ときアドレスバス１０を介して示される番地に、データ
バス２０を介して与えられる定数データを書き込む。 しかし、この装置においては、やや事情を異にする。マ
イクロプロセッサ１から出力されるコード化のままのア
ドレス符号が、ブロックデコーダ５によって４種類のブ
ロック指定信号Ｂｏ、 Ｂｔ。 Ｂ２．Ｂ３のいずれか一つに変換され、ＯＲ回路１１に
入力される。ＮＡＮＤ回路１２は、Ｈ能動信号を受けて
ＡＮＤ条件が成立したときに、Ｌ能動信号を出すという
ＡＮＤ機能をもっているから、このＮＡＮＤ回路１２に
よって、前記のブロック指定信号は、書込み要求信号Ｍ
Ｗの到来があってはじめてメモリ２のＭＷ端子に送出さ
れる。そして、そのブロック指定信号によって、メモリ
２のＥＥＲＯＭのデータ格納ブロックが指定され、同時
にアドレスバス１０を介してメモリ２に与えられるアド
レス指定信号によって、単位データ格納領域が指定され
、そのデータ格納領域にデータバス２０を介して与えら
れる定数データが書き込まれる。 なお、手動スイッチＳＯ，Ｓ１．Ｓ２．Ｓ３が操作者に
よってオン状態にされてはじめて、ブロック指定信号は
出力される。この意味で、これら手動スイッチは、取扱
う信号が重要な各種定数であるから、不注意により定数
が書き込まれないようにするための安全装置機能をもつ
と言える。 したがって、書込みは、ブロック指定信号と、アドレス
指定信号と、書込み要求信号とに基づいておこなわれる
から、データ自体、ブロック指定信号、またはアドレス
指定信号の少なくともいずれかに間違いが生じたとして
も、この間違いの及ぶデータ格納領域の範囲は、最悪、
該当するデータ格納ブロックだけに限定される。言いか
えれば、その他のデータ格納ブロックには、間違いの影
響は及ばない。 第２図のＥＥＲＯＭのデータ格納部の構成説明図におい
て、このデータ格納部は大別すると、４個のブロックか
らなり、この各データ格納ブロックＤｏ、Ｄｉ、Ｄ２．
Ｄ３は、さらに複数個の単位データ格納領域Ｕからなっ
ていて、この単位データ格納領域Ｕに一つのデータが書
き込まれる。この場合、例えばデータ格納ブロックＤｏ
には、調節装置定数としての温度目標値、上・下限警報
値が、データ格納ブロックＤ１には、比例帯、積分時間
。 微分時間などの制御パラメータが、データ格納ブロック
Ｄ２には、ゼロ点補正データ、スパン補正データが、デ
ータ格納ブロックＤ３には、その他のデータが格納され
る。なお、Ａはアドレスで、単位データ格納領域Ｕの番
地を表す。 次に第３図を参照しながら、書込みデータの格納領域指
定動作の原理を説明する。二点鎖線で囲んだ部分は、デ
ータ格納ブロックＤｏ、 Ｄｌ、 Ｄ２゜Ｄ３に相当
し、各データ格納ブロック内に複数個の単位データ格納
領域ＵＯＯ，ＵＯＩ、 ００２．・・・・・・がある
。データ格納ブロックＤｏについて言えば、この単位デ
ータ格納領域ＵＯＯ，ＵＯｌ、 ＵＯ２，・旧・・の
左右両側には、書込み用ゲー）ＧＷＯＯ，ＧＷＯＩ。 ＧＷＯ２，・・・・・・と、読出し用ゲー）ＧＲＯＯ，
ＧＲＯＩ。 ＧＲＯ２，・・・・・・とがある。書込み用ゲートＧＲ
ＯＯ。 ＧＲＯＩ、 ＧＲＯ２，・・・・・・の左側端子は共通
に、別のゲートＧＯに接続される。さらに、このゲート
ＧＯおよび他のデータ格納ブロックに属するゲートＧｌ
、Ｇ２．Ｇ３は共通に書込みデータ線Ｗと接続されてい
る。また、読出し用ゲートＧＲＯＯ，ＧＲｏｌ、 ＧＲ
Ｏ２，・・・・・・の右側端子は共通に、読出しデータ
線Ｒと接続されている。 アドレス指定信号と、ブロック指定信号と、書込み要求
信号との間にＡＮＤ条件が成り立つと、そのブロック指
定信号に該当するデータ格納ブロックに属するゲート、
例えばＧ１がオンし、かつそのアドレス指定信号に該当
する単位のデータ格納領域ＵＩＯの左側のゲート、ＧＩ
Ｏがオンする。したがって、書き込むべきデータは書込
みデータ線Ｗから該当する単位データ格納領域ＵＩＯに
到達することができる。 ＣＰＴＪ異常によって、アドレス指定信号とブロック指
定信号との関連がでたらめになり、アドレス指定信号に
該当する単位のデータ格納領域が、ブロック指定信号に
該当するデータ格納ブロックに属してないときには、前
記のゲートのオン・オフの状態によって書込みは実行さ
れない、またもし、アドレス指定信号に該当する単位の
データ格納領域がブロック指定信号に該当するデータ格
納ブロックに属するようなことが発生しても、最悪、障
害はそのデータ格納ブロックだけに止まる。したがって
、探索も容易であり、その修復も迅速にできる。 なお、データ読出しの場合には、ＣＰＵＩからの読出し
要求信号ＭＲと、アドレス信号とに基づいて、該当する
読出し用ゲートが開かれ、その箇所のデータが読出しデ
ータ線Ｒを介して出力される。
る一実施例を適用した装置の構成を示すブロック図、第
２図の前記装置におけるＥＥＲＯＭのデータ格納部の構
成を示す説明図、第３図の書込みデータの格納領域指定
動作を説明するメモリモデル図を参照しながら説明する
。 第１図に示されるのはマイクロコンピユータラ主要部と
する温度調節装置である。■はマイクロプロセッサ、２
はメモリである。このメモリ２は、プログラム用の読出
し専用メモリ （ＲＯＭ）と、データ用の書込み、読出
し可能なメモリとからなる。とくにこの場合、このデー
タ用の書込み、読出し可能なメモリはＥＥＲＯＭである
が、バッテリ・バックアップされたＲＡＭであってもよ
い。 要するに、電源オフによって、格納データが消去されな
いようになっている。このＥＥＲＯＭは、詳しくは後述
するが、複数個のデータ格納ブロックからなっている。 さらに、このデータ格納ブロックは、１個または２個以
上の単位データ格納領域からなっている。 ３八はテンキーで、温度調節装置の各種定数を設定し、
３ＢはＬＥＤ表示器で、前記定数を表示する。 ５はブロックデコーダで、マイクロプロセッサ１から出
力される、コード化のままのアドレス符号を、書込みデ
ータの番地を選択するためのアドレス指定信号Ｂｏ、
Ｂ １． Ｂ２． Ｂ３に変換する。このアドレス指定
信号用の信号線は４本あり、それぞれに手動スイッチＳ
ｏ、Ｓ１．Ｓ２．５３が挿され、かつ、それぞれ抵抗１
４を介して接地され、併せて各手動スイッチＳｏ、Ｓ１
．Ｓ２．Ｓ３と各抵抗１４との中間点から分岐してＯＲ
回路１１に接続される。ＮＡＮＤ回路１２はＡＮＤ機能
をもち、ＯＲ回路１１からの出力と、マイクロプロセッ
サ１から、反転器１３を介して出力される書込み要求信
号■とを入力し、出力をメモリ２に送出する。なお、マ
イクロプロセッサ１とメモリ２とのＭＷは、書込み指定
信号端子を表す。また、３丁はチップ選択端子である。 さて、入力ポートロは、Ａ／Ｄコンバータ８゜増幅器１
８を介して熱電対２８と接続し、出力ポードアは、Ｄ／
Ａコンバータ９．電圧・電流変換農工９を介して負荷抵
抗２９と接続している。また、入力ポートロ、出力ポー
ドアは、それぞれアドレスバス１０．データバス２０と
接続するとともに、入力ポートロには読出し要求信号Ｉ
Ｒが、出力ポードアには書込み要求信号子Ｗが、それぞ
れマイクロプロセッサ１から入力される。 この温度調節装置の作用を、書込みデータが調節装置定
数である場合を例にして説明する。調節装置定数は、■
温度目標値、上・下限警報値など、■制御パラメータと
しての比例帯、積分時間、微分時間など、■ゼロ点補正
データ、スパン補正データなど、である。 さて、従来一般の書込みでは、マイクロプロセッサ１は
、テンキー３Ａによって設定される各種温度調節装置定
数に対して、アドレスバス１０に定数データの書込み先
の番地を、データバス２０に書込みデータとしての各種
定数データをそれぞれ出力する。次に、マイクロプロセ
ッサ１は、その端子πＷに一定時間だけアクティブロウ
（以下、Ｌと表記する）を出力して、メモリ２に対して
書込みを要求する。また、メモリ２はＭＷがＬになった
ことにより、書込み要求が与えられたことを知り、その
ときアドレスバス１０を介して示される番地に、データ
バス２０を介して与えられる定数データを書き込む。 しかし、この装置においては、やや事情を異にする。マ
イクロプロセッサ１から出力されるコード化のままのア
ドレス符号が、ブロックデコーダ５によって４種類のブ
ロック指定信号Ｂｏ、 Ｂｔ。 Ｂ２．Ｂ３のいずれか一つに変換され、ＯＲ回路１１に
入力される。ＮＡＮＤ回路１２は、Ｈ能動信号を受けて
ＡＮＤ条件が成立したときに、Ｌ能動信号を出すという
ＡＮＤ機能をもっているから、このＮＡＮＤ回路１２に
よって、前記のブロック指定信号は、書込み要求信号Ｍ
Ｗの到来があってはじめてメモリ２のＭＷ端子に送出さ
れる。そして、そのブロック指定信号によって、メモリ
２のＥＥＲＯＭのデータ格納ブロックが指定され、同時
にアドレスバス１０を介してメモリ２に与えられるアド
レス指定信号によって、単位データ格納領域が指定され
、そのデータ格納領域にデータバス２０を介して与えら
れる定数データが書き込まれる。 なお、手動スイッチＳＯ，Ｓ１．Ｓ２．Ｓ３が操作者に
よってオン状態にされてはじめて、ブロック指定信号は
出力される。この意味で、これら手動スイッチは、取扱
う信号が重要な各種定数であるから、不注意により定数
が書き込まれないようにするための安全装置機能をもつ
と言える。 したがって、書込みは、ブロック指定信号と、アドレス
指定信号と、書込み要求信号とに基づいておこなわれる
から、データ自体、ブロック指定信号、またはアドレス
指定信号の少なくともいずれかに間違いが生じたとして
も、この間違いの及ぶデータ格納領域の範囲は、最悪、
該当するデータ格納ブロックだけに限定される。言いか
えれば、その他のデータ格納ブロックには、間違いの影
響は及ばない。 第２図のＥＥＲＯＭのデータ格納部の構成説明図におい
て、このデータ格納部は大別すると、４個のブロックか
らなり、この各データ格納ブロックＤｏ、Ｄｉ、Ｄ２．
Ｄ３は、さらに複数個の単位データ格納領域Ｕからなっ
ていて、この単位データ格納領域Ｕに一つのデータが書
き込まれる。この場合、例えばデータ格納ブロックＤｏ
には、調節装置定数としての温度目標値、上・下限警報
値が、データ格納ブロックＤ１には、比例帯、積分時間
。 微分時間などの制御パラメータが、データ格納ブロック
Ｄ２には、ゼロ点補正データ、スパン補正データが、デ
ータ格納ブロックＤ３には、その他のデータが格納され
る。なお、Ａはアドレスで、単位データ格納領域Ｕの番
地を表す。 次に第３図を参照しながら、書込みデータの格納領域指
定動作の原理を説明する。二点鎖線で囲んだ部分は、デ
ータ格納ブロックＤｏ、 Ｄｌ、 Ｄ２゜Ｄ３に相当
し、各データ格納ブロック内に複数個の単位データ格納
領域ＵＯＯ，ＵＯＩ、 ００２．・・・・・・がある
。データ格納ブロックＤｏについて言えば、この単位デ
ータ格納領域ＵＯＯ，ＵＯｌ、 ＵＯ２，・旧・・の
左右両側には、書込み用ゲー）ＧＷＯＯ，ＧＷＯＩ。 ＧＷＯ２，・・・・・・と、読出し用ゲー）ＧＲＯＯ，
ＧＲＯＩ。 ＧＲＯ２，・・・・・・とがある。書込み用ゲートＧＲ
ＯＯ。 ＧＲＯＩ、 ＧＲＯ２，・・・・・・の左側端子は共通
に、別のゲートＧＯに接続される。さらに、このゲート
ＧＯおよび他のデータ格納ブロックに属するゲートＧｌ
、Ｇ２．Ｇ３は共通に書込みデータ線Ｗと接続されてい
る。また、読出し用ゲートＧＲＯＯ，ＧＲｏｌ、 ＧＲ
Ｏ２，・・・・・・の右側端子は共通に、読出しデータ
線Ｒと接続されている。 アドレス指定信号と、ブロック指定信号と、書込み要求
信号との間にＡＮＤ条件が成り立つと、そのブロック指
定信号に該当するデータ格納ブロックに属するゲート、
例えばＧ１がオンし、かつそのアドレス指定信号に該当
する単位のデータ格納領域ＵＩＯの左側のゲート、ＧＩ
Ｏがオンする。したがって、書き込むべきデータは書込
みデータ線Ｗから該当する単位データ格納領域ＵＩＯに
到達することができる。 ＣＰＴＪ異常によって、アドレス指定信号とブロック指
定信号との関連がでたらめになり、アドレス指定信号に
該当する単位のデータ格納領域が、ブロック指定信号に
該当するデータ格納ブロックに属してないときには、前
記のゲートのオン・オフの状態によって書込みは実行さ
れない、またもし、アドレス指定信号に該当する単位の
データ格納領域がブロック指定信号に該当するデータ格
納ブロックに属するようなことが発生しても、最悪、障
害はそのデータ格納ブロックだけに止まる。したがって
、探索も容易であり、その修復も迅速にできる。 なお、データ読出しの場合には、ＣＰＵＩからの読出し
要求信号ＭＲと、アドレス信号とに基づいて、該当する
読出し用ゲートが開かれ、その箇所のデータが読出しデ
ータ線Ｒを介して出力される。
以上説明したように、この発明においては、書込みは、
ブロック指定信号と、アドレス指定信号と、書込み要求
信号とに基づいておこなわれるから、データ自体、ブロ
ック指定信号、またはアドレス指定信号の少なくともい
ずれかに間違いが生じたとしても、この間違いの及ぶデ
ータ格納領域の範囲は、最悪、該当するデータ格納ブロ
ックだけに限定され、その他のデータ格納ブロックには
、間違いの影響は及ばない。 したがって、この発明によれば、従来の技術に比べ次の
ようなすぐれた効果がある。 （１）ＣＰＵ異常が発生したとしても、これに起因する
データ障害は、その探索が容易であり、その修復も迅速
にできる。 （２） とくに制御装置に適用した場合には、その制
御対象に及ぼす影響を最小限に抑えることができる。 （３） また、制御装置に適用した場合、データ格納
ブロックを、■製造者側で設定する定数二人出力回路の
ゼロ点補正データやスパン補正データ、■使用者側で初
期設定する定数：温度単位の℃、下の別；操作部の正、
逆動作の別、■使用中に設定変更する定数：目標値、上
・下限警報値、制御パラメータ□などにそれぞれ対応さ
せれば、さらに使用上有効である。 （４）実施態様によれば、電源オフ時でも、格納データ
は消去されないから保存性に優れ、信頼性も高い。
ブロック指定信号と、アドレス指定信号と、書込み要求
信号とに基づいておこなわれるから、データ自体、ブロ
ック指定信号、またはアドレス指定信号の少なくともい
ずれかに間違いが生じたとしても、この間違いの及ぶデ
ータ格納領域の範囲は、最悪、該当するデータ格納ブロ
ックだけに限定され、その他のデータ格納ブロックには
、間違いの影響は及ばない。 したがって、この発明によれば、従来の技術に比べ次の
ようなすぐれた効果がある。 （１）ＣＰＵ異常が発生したとしても、これに起因する
データ障害は、その探索が容易であり、その修復も迅速
にできる。 （２） とくに制御装置に適用した場合には、その制
御対象に及ぼす影響を最小限に抑えることができる。 （３） また、制御装置に適用した場合、データ格納
ブロックを、■製造者側で設定する定数二人出力回路の
ゼロ点補正データやスパン補正データ、■使用者側で初
期設定する定数：温度単位の℃、下の別；操作部の正、
逆動作の別、■使用中に設定変更する定数：目標値、上
・下限警報値、制御パラメータ□などにそれぞれ対応さ
せれば、さらに使用上有効である。 （４）実施態様によれば、電源オフ時でも、格納データ
は消去されないから保存性に優れ、信頼性も高い。
第１図はこの発明に係る一実施例を適用した装置の構成
を示すブロック図、 第２図は前記装置におけるＥＥＲＯＭのデータ村納部の
構成を示す説明図、 第３図は書込みデータの格納領域指定動作を説すするメ
モリモデル図、 第４図は従来技術を適用した装置要部の構成をガすブロ
ック図である。 符号説明 Ｂｏ、 Ｂ１． Ｂ２． Ｂ３ ニブロック指定信号
、Ｄｏ、 Ｄｉ、 Ｄ２． Ｄ３ ：データ格納ブロ
ック、ＳＯ，Ｓｌ、Ｓ２．Ｓ３ ：手動スイッチ、Ｕ
：単位データ格納領域、 ■Ｗ：書込、み要求信号（またはその端子）１：マイク
ロプロセソサ、２：メモリ、４ニアドレスデコーダ、５
ニブロツクデコーダ、１０：７ドＬ／スバス、１１：Ｏ
Ｒ回路、１２７ＮＡＮＤ回路、２０：データパス。
を示すブロック図、 第２図は前記装置におけるＥＥＲＯＭのデータ村納部の
構成を示す説明図、 第３図は書込みデータの格納領域指定動作を説すするメ
モリモデル図、 第４図は従来技術を適用した装置要部の構成をガすブロ
ック図である。 符号説明 Ｂｏ、 Ｂ１． Ｂ２． Ｂ３ ニブロック指定信号
、Ｄｏ、 Ｄｉ、 Ｄ２． Ｄ３ ：データ格納ブロ
ック、ＳＯ，Ｓｌ、Ｓ２．Ｓ３ ：手動スイッチ、Ｕ
：単位データ格納領域、 ■Ｗ：書込、み要求信号（またはその端子）１：マイク
ロプロセソサ、２：メモリ、４ニアドレスデコーダ、５
ニブロツクデコーダ、１０：７ドＬ／スバス、１１：Ｏ
Ｒ回路、１２７ＮＡＮＤ回路、２０：データパス。
Claims (1)
- 【特許請求の範囲】 １）１個または２個以上の単位データ格納領域からデー
タ格納ブロックが構成され、かつこのデータ格納ブロッ
クの複数個から記憶装置が構成され、書き込むべきデー
タに対応するアドレス符号をアドレスデコーダによって
デコードして格納すべき単位データ格納領域のアドレス
指定信号を求め、かつ前記アドレス符号をブロックデコ
ーダによってデコードして前記格納すべき単位データ格
納領域の属するデータ格納ブロックのブロック指定信号
を求め、このブロック指定信号と、前記アドレス指定信
号と、書込み要求信号とのＡＮＤ条件に基づいて、前記
データを書き込むようにしたことを特徴とする記憶装置
への書込み方法。 ２）特許請求の範囲第１項記載の方法において、記憶装
置が、ＥＥＲＯＭであることを特徴とする記憶装置への
格納方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058284A JPS63223937A (ja) | 1987-03-13 | 1987-03-13 | 記憶装置への書込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058284A JPS63223937A (ja) | 1987-03-13 | 1987-03-13 | 記憶装置への書込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63223937A true JPS63223937A (ja) | 1988-09-19 |
Family
ID=13079892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62058284A Pending JPS63223937A (ja) | 1987-03-13 | 1987-03-13 | 記憶装置への書込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63223937A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437432A (en) * | 1977-08-29 | 1979-03-19 | Hitachi Ltd | Error detector of memory device |
| JPS60231245A (ja) * | 1984-05-02 | 1985-11-16 | Omron Tateisi Electronics Co | メモリ装置 |
-
1987
- 1987-03-13 JP JP62058284A patent/JPS63223937A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437432A (en) * | 1977-08-29 | 1979-03-19 | Hitachi Ltd | Error detector of memory device |
| JPS60231245A (ja) * | 1984-05-02 | 1985-11-16 | Omron Tateisi Electronics Co | メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314354A (en) | Memory programmable control | |
| JPS63223937A (ja) | 記憶装置への書込み方法 | |
| JPS61180330A (ja) | Ａｌｕシステム | |
| US6222760B1 (en) | OTP (one time programmable) micro-controller | |
| JPH0830971B2 (ja) | プログラマブルコントローラ | |
| KR100499851B1 (ko) | 마이크로컴퓨터의 기입 종료 판별 방법 | |
| JPH045217B2 (ja) | ||
| JPS58220298A (ja) | Ｒｏｍ内蔵半導体集積回路 | |
| US5687311A (en) | Microcomputer with detection of predetermined data for enabling execution of instructions for stopping supply of clock | |
| JPS5875203A (ja) | 二重化シ−ケンス制御装置 | |
| JP2901351B2 (ja) | サーボ演算チェック方法 | |
| JPS63118801A (ja) | 制御装置 | |
| JPH02113500A (ja) | 半導体集積回路の検査方法 | |
| JPS5866112A (ja) | コンピユ−タシステム | |
| JPH02150926A (ja) | パリティ作成装置 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JP2000081160A (ja) | バルブ駆動装置の制御方法およびその装置 | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH02178836A (ja) | 中央演算処理装置 | |
| JPH0321922B2 (ja) | ||
| JPS6083149A (ja) | コンピユ−タ | |
| JPS6015988B2 (ja) | プログラム付電子式卓上計算機 | |
| JPS6171443A (ja) | テ−プレコ−ダの制御装置 | |
| JPH0736277B2 (ja) | 品種識別コ−ド内蔵ｅｐｒｏｍ | |
| JPH01251146A (ja) | ビットエラー訂正装置 |