JPS6042929B2 - Copy magnification conversion method and device in image scanning recording device - Google Patents

Description

【発明の詳細な説明】 本発明は、円筒走査型又は平面走査型等の画像走査記
録装置において、原画と異なる寸法の複製画像を記録す
る方法および装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method and apparatus for recording a duplicate image having a different size from an original image in an image scanning recording apparatus such as a cylindrical scanning type or a plane scanning type.

円筒型画像走査記録装置は、ファクシミリあるいは製
版用カラースキャナ等として実用されているが、この種
の装置で原画と異なる寸法の複製画像を記録する場合、
円筒の軸線方向についての寸法変換は、原画側と記録側
の走査ヘッドを所要倍率に対応する速度比で移送するこ
とにより、比較的簡単に実施できるが、円筒の周方向に
ついての寸法変換は容易ではなく、好ましい解決策が要
望されていた。Cylindrical image scanning and recording devices are used as facsimiles or color scanners for plate making, but when using this type of device to record a duplicate image with dimensions different from the original image,
Dimension conversion in the axial direction of the cylinder can be performed relatively easily by moving the scanning heads on the original image side and the recording side at a speed ratio corresponding to the required magnification, but dimension conversion in the circumferential direction of the cylinder is easy. Instead, a preferred solution was requested.

従来、円筒の周方向の画像寸法を変換して記録する手
段としては、次の如きものが知られている。Conventionally, the following methods are known as means for converting and recording image dimensions in the circumferential direction of a cylinder.

まず、原画側と記録側のドラムの径を異ならせておき
、両者を同一速度で回転させるという方法がある。First, there is a method in which the drums on the original image side and the recording side have different diameters, and both are rotated at the same speed.

これは、最も簡単であり、容易に実施できるが、複製倍
率は両ドラムの直径によつて定つてしまうので、所要の
倍率ごとに、異なる径のドラムを多数用意しておき、そ
の都度交換して使用する必要があり、しかも、倍率可変
範囲が段階的で、細かい倍率設定ができないという欠点
がある。次に、原画側と記録側のドラムを同一径とし、
両ドラムの回転速度を異ならせるという方法がある。This is the simplest method and can be implemented easily, but since the replication magnification is determined by the diameter of both drums, prepare a number of drums with different diameters for each required magnification and replace them each time. Moreover, the magnification variable range is stepwise, and detailed magnification settings cannot be made. Next, make the drums on the original image side and the recording side the same diameter,
One method is to make the rotational speeds of both drums different.

この場合、複製倍率は、両ドラムの回転速度比に対応し
て定まるため、倍率を無段階に可変とするためには、ド
ラムの回転速度を所要範囲内においてなめらかに調節で
きることが必要となり、そのために機構が複雑となる。
また、倍率が整数比でない場合には、複製画像の乱れを
防ぐために、単位走査周期ごとに画像信号を一旦記憶装
置に書きこみ、次いで、記録側ドラムの回転に位相を合
わせて、読みだし、かつ、記録するといつた配慮が必要
となる。さらに、原画側と記録側のドラムが、ともに同
径で、しかも、同一速度で回転する装置を使用し、原画
走査によつて得た画像信号を、一旦記憶装置に書きこん
でから、読みだして、記録するようにし、その際、記憶
装置への書きこみと読みだしの周波数を異ならせるとい
う方法がある。In this case, the replication magnification is determined according to the rotational speed ratio of both drums, so in order to make the magnification variable steplessly, it is necessary to be able to smoothly adjust the drum rotational speed within the required range. The mechanism becomes complicated.
In addition, if the magnification is not an integer ratio, in order to prevent the reproduction image from being distorted, the image signal is once written into the storage device for each unit scanning period, and then read out in phase with the rotation of the recording drum. In addition, consideration must be given to recording such information. Furthermore, by using a device in which the drums on the original image side and the recording side both have the same diameter and rotate at the same speed, the image signal obtained by scanning the original image is written to the storage device and then read out. There is a method of recording data using different frequencies for writing to and reading from the storage device.

この場合、複製倍率は、書きこみと読みだしの周波数の
逆比に対応することになるが、画質を良くするためにサ
ンプリング周波数を高く設定すると、アナログ−ディジ
タル変換器やメモリー装置に、アクセス時間の非常に早
いものを使用することが必要となる。また、書きこみと
読みだしの周波数が異なる結果、両側のパルスのタイミ
ングがたまたま一致する場合が生じうるが、メモリー装
置への書きこみと読みだしを同時に行うことはできない
ので、このような場合には、どちらか一方のパルスを遅
らせる処理を加える必要がある。本出願人は、上記各公
知方法と異なる原理に基く複製倍率変換方法及び装置に
ついて、特願昭５２−１０１９７６号として特許出願を
した。In this case, the replication magnification corresponds to the inverse ratio of the writing and reading frequencies, but if the sampling frequency is set high to improve image quality, the access time will be reduced by analog-to-digital converters and memory devices. It is necessary to use a very early one. In addition, as a result of the writing and reading frequencies being different, the timing of the pulses on both sides may coincidentally coincide, but since it is not possible to write to and read from the memory device at the same time, in such cases requires processing to delay one of the pulses. The present applicant has filed a patent application in Japanese Patent Application No. 101976/1983 for a method and apparatus for converting reproduction magnification based on a principle different from the above-mentioned known methods.

この出願の発明の要旨は、画像信号を所定ピッチでサン
プリングし、順次アドレスを指定して記憶手段へ書きこ
み、次いで、同一ピッチで読みだして記録側へ出力させ
るようにし、その際、記憶手段に記憶された画像信号の
アドレスを、一部省略して、又は一部重複して読みだす
ことにより、原画と異なる寸法の複製画像を記録するも
のである。第１図は、上記先願発明の原理を示すもので
、同図Ａは画像信号、Ｂはサンプリングパルス、Ｃは記
憶手段に書きこまれた画像信号を模式的に表したもので
、附記したＳｌ，Ｓ２・・・・・・Ｓｌ７は、メモリー
装置のアドレスを示す。The gist of the invention of this application is to sample an image signal at a predetermined pitch, sequentially designate an address and write it into a storage means, and then read it out at the same pitch and output it to the recording side. By reading out some of the addresses of the image signals stored in the image signal with some omissions or some of them overlapping, a duplicate image having a size different from that of the original image is recorded. FIG. 1 shows the principle of the invention of the earlier application, in which A schematically represents an image signal, B a sampling pulse, and C a schematic representation of an image signal written in a storage means. Sl, S2...Sl7 indicate addresses of memory devices.

この記憶値をＢと同一ピッチのパ）レスＤによつて読み
だす際に、Ｅの如くアドレスＳ３，Ｓ６，Ｓ９等を重複
させて読みだせば、これにより得られる記録側出力は、
Ｆの如く原画像信号Ａを拡大した画像信号を得、またＧ
の如く、アドレスＳ４，Ｓ８，Ｓｌ。等の読みだしを省
略し、次順位のアドレスを読みだすようにすれば、Ｈの
如く原画像信号Ａを縮小した画像信号を得る。上述の倍
率変換手段においては、メモリー装置に与えるアドレス
指定信号に対し、所望の複製倍率に応じた頻度で、Ｒｌ
Ｊを減算することにより同一アドレスを重複させ、又は
１１Ｊを加算することにより、１個のアドレスを省略し
て、次位のアドレスを読みだすようにしている。When reading this stored value using a pulse D having the same pitch as B, if addresses S3, S6, S9, etc. are read out in duplicate as shown in E, the recording side output obtained by this is as follows.
An image signal obtained by enlarging the original image signal A as shown in F is obtained, and G
Addresses S4, S8, Sl. By omitting the reading of , etc., and reading out the address of the next order, an image signal such as H, which is a reduced version of the original image signal A, can be obtained. In the above-mentioned magnification conversion means, Rl is applied to the addressing signal given to the memory device at a frequency corresponding to the desired duplication magnification.
By subtracting J, the same address is duplicated, or by adding 11J, one address is omitted and the next address is read.

しかし、前述の先願発明の実施にあつては、単位走査周
期中に、アドレスを重複又は省略する時期は、人為的に
設定したプログラムに基いて定めるようになつている。However, in implementing the invention of the prior application described above, the timing at which addresses are duplicated or omitted during a unit scanning period is determined based on an artificially set program.

したがつて、プログラムの設定によつては、アドレスの
重複又は省略位置が平均的に分布されず、複製画像に歪
みを生するおそれがある。たとえば、拡大率１５０％の
場合に、一連のアドレス番号のうち、奇数番目あるいは
偶数番目のアドレスをすべて重複させるようにプログラ
ムを作れば、アドレスの重復位置は平均的に分布され、
複製画像の歪みは目立たないが、仮にｎ個の画素中前半
部のｎ／２個のアドレスをすべて重複させ、後半部のｎ
／２個は重複させないようなプログラムを作つたとする
と、複製画像は前半部が２倍に拡大され、後半部は原画
寸法のままで記録されることとなつて、甚だしく歪みを
生じた画像となる。もちろん、これは極端な例を想定し
た場合であり、所要倍率の全範囲について、アドレスの
重複又は省略位置が平均的に分布されるようなプログラ
ム設定は可能であるが、人為的プログラム操作に依存す
る限り、上述の不都合を生ずる可能性は内在している。Therefore, depending on the program settings, the locations of duplicate or omitted addresses may not be evenly distributed, which may cause distortion in the duplicated image. For example, if you create a program to duplicate all odd or even addresses in a series of address numbers when the magnification rate is 150%, the address duplication positions will be distributed evenly,
Although the distortion of the duplicated image is not noticeable, if all n/2 addresses in the first half of n pixels are duplicated, then the n/2 addresses in the second half are
If you create a program that does not duplicate 2 images, the first half of the duplicated image will be enlarged to twice the original size, and the second half will be recorded at the original size, resulting in a severely distorted image. Become. Of course, this assumes an extreme example, and it is possible to set the program so that duplicate or omitted addresses are distributed evenly over the entire range of required magnifications, but it depends on human program operations. As long as this is done, there is an inherent possibility that the above-mentioned disadvantages will occur.

本発明は、上記難点を改善するもので、人為的プログラ
ム操作を用いることなく、アドレスの重複又は省略位置
を自動的に平均に分布せしめる方法及び装置を提供する
ものである。The present invention aims to improve the above-mentioned drawbacks and provides a method and apparatus for automatically distributing duplicate or omitted addresses in an average manner without using any human program operations.

本発明において、アドレスの重複又は省略位置の平均的
分布を実現する手段は、次の理論に基いている。In the present invention, the means for realizing an average distribution of address duplication or omitted positions is based on the following theory.

すなわち、複製倍率をｍ（％）とすれば、原画における
１００個の画素中、拡大に際して重複記録される画素数
は（ｍ−１００）個であり、一方、縮小に際して記録を
省略される画素数は（１００−ｍ）個である。In other words, if the replication magnification is m (%), the number of pixels that are recorded repeatedly during enlargement is (m - 100) out of 100 pixels in the original image, and on the other hand, the number of pixels that are omitted from recording during reduction. is (100-m).

そして複製画像における画素数はｍ個である故、重複又
は省略された画素が複製画像におけるｍ個の画素列中に
平均的に分布されるためには、そのピッチを、拡大の場
合は一』Ｉ−、縮小の場合は一エーとなるように定めｍ
−１００１００−ｍればよいということになる。Since the number of pixels in the duplicated image is m, in order for the duplicated or omitted pixels to be distributed evenly among the m pixel columns in the duplicated image, the pitch must be set to 1 in the case of enlargement. I-, in case of reduction, set it to be 1A m
-100100-m is sufficient.

したがつて、原画を光電走査して得た画像信号を所定ピ
ッチでサンプリングし、順次アドレスを指指定してメモ
リー装置に書きこんでおき、これを読みだして記録側へ
出力させるに際し、所要の倍率に応じて、拡大の場合は
一叫−を計算し ｍ−１００て、そ
のピッチごとに読みだしアドレスを重複させ、縮小の場
合は一』Ｌ−を計算して、そのピン ｍ−１０
０チごとに読みだしアドレスを重複させ、縮小の場合は
丁信）冨を計算して、そのピッチごとに読みだしアドレ
スを省略すれば、所要の倍率変換された複製画像を記録
することができる。Therefore, the image signals obtained by photoelectrically scanning the original image are sampled at a predetermined pitch, sequentially written to a memory device by specifying addresses, and when the signals are read out and output to the recording side, the required Depending on the magnification, in the case of enlargement, calculate 1'L-, m-100, duplicate the readout address for each pitch, and in the case of reduction, calculate 1'L-, and set that pin m-10.
By duplicating the readout address for each pitch, calculating the depth (in case of reduction), and omitting the readout address for each pitch, it is possible to record a duplicate image with the required magnification conversion. .

第２図は、上述理論に基いて倍率変換を行う円筒走査型
製版用カラースキャナの一例を示す概略構成図てある。FIG. 2 is a schematic diagram showing an example of a cylindrical scanning plate-making color scanner that performs magnification conversion based on the above-mentioned theory.

図中、二重線矢印は画像信号、実線矢印はコントロール
パルス、点線矢印は副走査駆動モーターの制御信号を示
す。原画１を巻着した原画ドラム２と、感光材料３を巻
着した記録ドラム４とを軸５に固着し、フリー６及びベ
ルト７を介してモーター８により同期的に回動させる。In the figure, double-line arrows indicate image signals, solid-line arrows indicate control pulses, and dotted-line arrows indicate control signals for the sub-scanning drive motor. An original image drum 2 on which an original image 1 is wound and a recording drum 4 on which a photosensitive material 3 is wound are fixed to a shaft 5 and rotated synchronously by a motor 8 via a freewheel 6 and a belt 7.

原画ドラム２側にピックアップヘッド９を、記録ドラム
４側に露光ヘッド１０を−それぞれドラム軸に平行方向
に移動可能に配設し、送りねじ１１，１２及び駆動用パ
ルスモーター１３，１４により移送する。ピックアップ
ヘッド９には、色分解光学系、複数組の光電変換素子等
を内蔵し、原画１の色調及び濃度に対応して、赤、緑、
青といつた色分解画像信号を発生する。A pickup head 9 is disposed on the original image drum 2 side, and an exposure head 10 is disposed on the recording drum 4 side so as to be movable in a direction parallel to the drum axis, and are transported by feed screws 11, 12 and driving pulse motors 13, 14. . The pickup head 9 has a built-in color separation optical system, multiple sets of photoelectric conversion elements, etc., and it can detect red, green,
Generates color-separated image signals such as blue.

これらの色分解画像信号は、色修正及び階調修正回路１
５に入つて、所要の演算処理を受け、記録用画像信号に
変換される。これらの各装置は、公知の製版用カラース
キャナあるいはカラーファクシミリ等の色分解走査機に
慣用される手段と同様である発明の詳細な説明は省略す
る。ノ 色修正及び階調修正回路１５から出力した記録
用画像信号は、アナグローデイジタル変換器１６に入力
し、後述のタイミング・コントロール部２１からの指令
パルスによりサンプリングされ、順次Ａ／Ｄ変換されて
メモリー装置１７に送られ、順次アドレスを指定されて
書きこまれる。These color separated image signals are sent to a color correction and tone correction circuit 1.
5, the signal undergoes necessary arithmetic processing and is converted into an image signal for recording. Each of these devices is similar to the means commonly used in color separation scanners such as well-known plate-making color scanners and color facsimiles, so a detailed description of the invention will be omitted. The recording image signal output from the color correction and gradation correction circuit 15 is input to the analog-to-digital converter 16, sampled by command pulses from the timing control section 21, which will be described later, and sequentially A/D converted. The data is sent to the memory device 17, and sequentially addressed and written.

次いで画像信号は、メモリー装置１７から読みだされ、
デイジタルーアナグロ変換器１８によつてＤ／Ａ変換さ
れ、記録用光源駆動回路１９に入力し、露光ヘッド１０
に内蔵された記録用光源の光量を変調制御する信号とな
る。The image signal is then read out from the memory device 17,
It is D/A converted by the digital-to-analog converter 18, inputted to the recording light source drive circuit 19, and then sent to the exposure head 10.
This is a signal that modulates and controls the light intensity of the recording light source built into the.

第２図示の装置は、前述の本発明方法により、所要倍率
で複製画像を記録する機能を有するものであり、そのた
めに、パルス発生装置２０、タイミングコントロール部
２１、メモリー書きこみアドレス回路２２、同じく読み
だしアドレス回路２３、倍率設定部２４の各装置を備え
る。The device shown in the second figure has a function of recording a duplicate image at a required magnification by the method of the present invention described above, and for this purpose, it is equipped with a pulse generator 20, a timing control section 21, a memory write address circuit 22, and the like. The device includes a read address circuit 23 and a magnification setting section 24.

パルス発生装置２０は、ドラム２及び４と同軸又は同期
関係をもつて駆動されるロータリーエンコーダで、ドラ
ム１回転について１個のパルスを発生するものと、ドラ
ムの１回転周期を等分割する多数のパルスを発生するも
のの２組を有する。The pulse generator 20 is a rotary encoder that is driven coaxially or synchronously with the drums 2 and 4, and includes a rotary encoder that generates one pulse for each rotation of the drum, and a rotary encoder that generates one pulse for each rotation of the drum, and a rotary encoder that generates a pulse that equally divides one rotation period of the drum. It has two sets of pulse generators.

タイミングコントロール部２１は、パルス発生装置２０
からの１回転パルス及び多数パルスに基いて、複数種の
コントロール●パルスを発生し、各装置を制御する。第
３図は、これらのコントロール●パルスを示すタイミン
グ・チャートである。The timing control unit 21 includes a pulse generator 20
Based on the one-rotation pulse and multiple pulses from the controller, multiple types of control pulses are generated to control each device. FIG. 3 is a timing chart showing these control pulses.

ａはパルス発生装置２０からの１回転パルスで、ＲＴＪ
はドラムの１回転周期である。a is a one-rotation pulse from the pulse generator 20, and RTJ
is the period of one rotation of the drum.

ｂは、１回転パルスａのパルス巾を拡張したパルスであ
る。ｃは、パルス発生装置２０からの多数パルスを分周
して、所要のピッチＲｔｌＪとしたクロック・パルスで
、Ａ／Ｄ変換器１６で画像信号をサンプリングし、かつ
、Ａ／Ｄ変換指令を行うパルスである。b is a pulse obtained by expanding the pulse width of the one-rotation pulse a. c is a clock pulse that is obtained by dividing a large number of pulses from the pulse generator 20 to a required pitch RtlJ, and the A/D converter 16 samples the image signal and issues an A/D conversion command. It's a pulse.

多数パルスを所要ピッチ〕日のクロック●パルスに変換
するには、公知のフェーズ●ロック・ループ（Ｐ．Ｌ．
Ｌ．）回路等の手段を適用すればよい。ｄは、同じくピ
ッチＲｔｌＪの／ぐルスで、メモリー書きこみアドレス
回路２２に対する指令クロック●パルスである。To convert a large number of pulses into clock pulses of the required pitch, a known phase lock loop (P.L.
L. ) It is sufficient to apply means such as a circuit. d is a command clock ●pulse for the memory write address circuit 22, which also has a pitch RtlJ.

ｅは、メモリー装置１７への書きこみクロック・パルス
で、Ａ／Ｄ変換器１６からの画像信号をメモリー書きこ
みアドレス回路２２により指定されるアドレスへ書きこ
む。e is a write clock pulse to the memory device 17 to write the image signal from the A/D converter 16 to the address specified by the memory write address circuit 22.

ｆは、メモリー読みだしアドレス回路２３に対する指令
クロック・パルスである。f is a command clock pulse for the memory read address circuit 23;

ｇは、同じくメモリー読みだしアドレス回路２３に対す
るラッチパルスである。Similarly, g is a latch pulse for the memory read address circuit 23.

ｈは、メモリー装置１７に対する読みだしクロック・パ
ルスで、メモリー読みだしアドレス回路２３により指定
されるアドレスに書きこまれた画像信号を読みだす。h is a read clock pulse for the memory device 17, which reads out the image signal written to the address specified by the memory read address circuit 23.

ｉは、１回転パルスａに基いて作られるクリア信号であ
る。i is a clear signal generated based on one rotation pulse a.

第４図は、これらのコントロールパルスに基いて、メモ
リー装置１７の読みだしアドレスを所要倍率に応じて重
複又は省略する回路の一実施例で、第５図は、その作動
を示すフローチャートである。FIG. 4 shows an embodiment of a circuit for duplicating or omitting read addresses of the memory device 17 according to the required magnification based on these control pulses, and FIG. 5 is a flowchart showing the operation.

第４図中、左上部の点線で囲つた部分は、第３図におけ
る倍率設定部２４を、その他の部分は、同じくメモリー
読みだしアドレス回路２３を示す。In FIG. 4, the portion surrounded by the dotted line at the upper left shows the magnification setting section 24 in FIG. 3, and the other portions similarly represent the memory read address circuit 23.

まず所望の複製倍率を、ディジタル・スイッチ２５に設
定する。First, a desired replication magnification is set on the digital switch 25.

ディジタル・スイッチ２５は、倍率変換段階をｒ１％ョ
とするために、３桁のものを用いＪＷ進数ョで設定する
。たとえば、複製画像寸法を原画寸法の１．２５倍とす
る場合は、Ｒｌ２５ョを設定し、０．８５倍に縮小する
場合はＲＯ８５ョを設定する。ディジタル・スイッチ２
５は、各桁に設定した数値を、１桁について、４ビット
のＢＣＤコード（ＢｉｒｌａｒｙｃＯｒｄｄｅｃｉｍａ
ｌ）で出力する。The digital switch 25 is a 3-digit switch and is set in JW notation in order to set the magnification conversion stage to r1%. For example, if the size of the duplicated image is 1.25 times the size of the original, set Rl25, and if the size is reduced to 0.85, set RO85. Digital switch 2
5 is a 4-bit BCD code (BirlaryOrddecima) for each digit of the numerical value set in each digit.
l) to output.

この出力は、バイナリ・コンバータ２６に入つて２値信
号に変換され、加算器２７及び減算器３５に送られる。
加算器２７の値は、クロック・パルスｆによりラッチさ
れるディジタル型フリップフロップ２８に送られ、アン
ド回路３０に入力する。This output enters a binary converter 26 where it is converted into a binary signal and sent to an adder 27 and a subtracter 35.
The value of the adder 27 is sent to a digital flip-flop 28 which is latched by the clock pulse f and is input to an AND circuit 30.

もう１個のディジタル型フリップフロップ２９には、後
述の減算器３６の出力が送られ、その値はアンド回路３
１に入力する。一方、クリア信号１がインバータ３２及
びオア回路３３を介して、アンド回路３０にはそのまま
、アンド回路３１には反転値として入力する。The output of a subtracter 36, which will be described later, is sent to another digital flip-flop 29, and its value is sent to an AND circuit 3.
Enter 1. On the other hand, the clear signal 1 is input via the inverter 32 and the OR circuit 33 to the AND circuit 30 as it is and to the AND circuit 31 as an inverted value.

クリア信号１は、第３図示の如く、ドラムの１回転周期
の始期から第１番目のクロック・パルスｆの発生直後ま
での間はＲＬＪ値をとり、それ以外の時期はＲＨＪ値を
とるため、最初のクロック・パルスｆが発生するまでは
、フリップフロップ２８の値、すなわち加算器２７から
送られる値がアンド回路３０から出力する。なお、この
時期においては、加算器２７に入力する他方の信号、す
なわち減算器３６の出力は、減算器３６がクリア信号１
によつてクリアされているために、倍率設定部２４から
送られた倍率値Ｒｍョの値のみが、加算器２７、フリッ
プフロップ２８を介してアンド回路３０から出力する。As shown in the third diagram, the clear signal 1 takes the RLJ value from the beginning of one rotation period of the drum to immediately after the generation of the first clock pulse f, and takes the RHJ value at other times. Until the first clock pulse f occurs, the value of flip-flop 28, ie the value sent from adder 27, is output from AND circuit 30. Note that at this time, the other signal input to the adder 27, that is, the output of the subtracter 36, is
Since the value of the magnification value Rmo sent from the magnification setting unit 24 is cleared by the AND circuit 30 via the adder 27 and the flip-flop 28, only the value of the magnification value Rmyo is output from the AND circuit 30.

アンド回路３０の出力Ｘは、減算器３６に入力する。こ
の減算器３６への他方の入力は、前述の減算器３５の出
力ｙで、これは第４図示の如く、ディジタルスイッチ２
５に設定した倍率値ＲｍＪとＲｌＯＯＪとの差の値であ
る。すなわち、倍率ＲｍＪがＲｌＯＯ％以上ョである場
合にはＲｍ−１００Ｊの値が、またＲｍＪがＲｌＯＯ％
ョ未満の場合ＬにはＲｌＯＯ−ＭＪの値が、信号ｙとし
て入力する。２個の減算式のいずれを選択するかは、デ
ィジタル・スイッチのＲｌＯＯ位ョの桁の数字がＲＯョ
以外のＲＨョ値をとる場合にはＲｍ−１００Ｊを、ＲＯ
．Ｊ（７）１ＬＪ値である場合にはインバータ４０を介
した信号で１１００−ＭＪを選択するようにする。The output X of the AND circuit 30 is input to a subtracter 36. The other input to this subtracter 36 is the output y of the subtracter 35 described above, which is connected to the digital switch 2 as shown in FIG.
This is the value of the difference between the magnification value RmJ set to 5 and RlOOJ. That is, when the magnification RmJ is RlOO% or more, the value of Rm-100J is set, and RmJ is RlOO%.
If the value is less than y, the value of RlOO-MJ is input to L as the signal y. Which of the two subtraction formulas to select is determined by selecting Rm-100J and RO if the digit in the RlOO position of the digital switch takes a RH value other than RO.
．． When the value is J(7)1LJ, 1100-MJ is selected by a signal via the inverter 40.

この信号ｙは、コンパレータ３７にも入力する。減算器
３６は、信号Ｘ．！１．ｙによりｚ＝ｙ−ｘを計算し、
（ｚ）値を加算器２７、フリツプフロツノプ２９及びコ
ンパレータ３７に送る。This signal y is also input to the comparator 37. Subtractor 36 receives signal X. ! 1. Calculate z=y−x by y,
The (z) value is sent to adder 27, flipflop 29 and comparator 37.

コンパレータ３７は、ｕ＝ｚ−ｙを計算し、ｕ≦０の場
合に１Ｈョ値、ｕ〉０の場合にＲＬＪ値をとる信号を出
力する。The comparator 37 calculates u=z−y and outputs a signal that takes a 1H value when u≦0 and a RLJ value when u>0.

この信号は、オア回路３３及びアンド回路３８に入力す
る。アンド回路３８には、信号ｕとともにラッチパルス
ｇが入力し、その出力は２個のアンド回路３９及び４１
に入力する。This signal is input to an OR circuit 33 and an AND circuit 38. The latch pulse g is input together with the signal u to the AND circuit 38, and its output is sent to the two AND circuits 39 and 41.
Enter.

アンド回路３９には、前述のディジタル●スイッチ２５
のＲｌＯＯ位ョがＲＨＪ値である場合の信号が入力し、
アンド回路４１にはＲｌＯ部！がＲＬＪ値である場合に
インバータ４０を介した信号が入力する。アンド回路３
９の出力は、アップダウン●カウンタ４３の１Ｄ０ＷＮ
ョ側に入力し、アンド回路４１の出力は、クロックパル
スｆとともにオア回路４２を介してＲｕｐョ側に入力す
る。本発明の原理は前述の如く、複製倍率をＲｍョとし
て、拡大の場合はｍ／ｍ−１００を、縮小の場合は、ｍ
／ｍ−１００を計算し、その答に対応するピッチでメモ
リー装置からの読みだしアドレスを重複又は省略するも
のであるが、第４図示の装置は、上記の除算式を減算の
反復によつて行うようにしたものである。The AND circuit 39 includes the aforementioned digital switch 25.
The signal when the RlOO position of is the RHJ value is input,
The AND circuit 41 has an RIO section! When is the RLJ value, a signal via the inverter 40 is input. AND circuit 3
The output of 9 is up/down ●1D0WN of counter 43
The output of the AND circuit 41 is input to the Rupyo side via the OR circuit 42 along with the clock pulse f. As mentioned above, the principle of the present invention is that the replication magnification is Rm, m/m-100 in the case of enlargement, m/m-100 in the case of reduction.
/m-100 and duplicate or omit read addresses from the memory device at pitches corresponding to the answer. The device shown in Figure 4 calculates the above division formula by repeating subtraction. This is what I decided to do.

すなわち、分子のＲｍョから分母のＲｍ−１００Ｊ又は
ＲｌＯＯ−ＭＪを反復して減算しつつ、その都度読みだ
しアドレスを１個づつ進めるようにし、減算の答がＲＯ
Ｊ又はＲＯ以下ョになつたとき、読みだしアドレスを１
個重複又は省略するようにしたものである。理解を容易
にするために、具体的な複製倍率値を例示して、第４図
示装置の作動を説明する。That is, while repeatedly subtracting the denominator Rm-100J or RlOO-MJ from the numerator Rmyo, the read address is advanced one by one each time, and the answer of the subtraction is RO.
When it becomes below J or RO, set the read address to 1.
This may be repeated or omitted. In order to facilitate understanding, the operation of the device shown in the fourth figure will be explained by illustrating specific replication magnification values.

たとえば、複製倍率がＲｌ５Ｏ％ョの拡大の場合には、
ディジタル・スイッチ２５にＲｌ５Ｏョを設定する。こ
のとき（ｍ）値はＲｌ５ＯＪであり、また設定倍率値の
１０唯の数が１１ョであるため、減算器３５はＲｍ−１
００ョを計算する側が選択され、ｙ値はＲ５ＯＪとなる
。また、ｍ／ｍ−１００＝３であるため、読みだしアド
レスは１個おきに重複させればよい。まず、クリア信号
１により減算器３６をクリアして（ｚ）値をＲＯョとし
、かつ、アンド回路３０にｉの反転値ＲＨＪを入力させ
る。For example, if the replication magnification is R150%,
Set digital switch 25 to Rl5O. At this time, the (m) value is Rl5OJ, and the only number in the set magnification value is 11, so the subtracter 35 is Rm-1
The side that calculates 00 is selected, and the y value becomes R5OJ. Furthermore, since m/m-100=3, every other read address may be duplicated. First, the subtracter 36 is cleared by the clear signal 1 to set the (z) value to RO, and the inverted value RHJ of i is input to the AND circuit 30.

一方、加算器２７には、（ｍ）値１１５０ョがロードさ
れ、ここで加算されるべき（ｚ）値が００Ｊであるため
、フリップフロップ２８にも（ｘ）値としてＲｌ５Ｏョ
がロードされて、クロックパルス（ｆ）がＲＨＪである
間、ラッチされる。第１番目のクロックパルス（ｆ１）
が入力すると、アップダウン・カウンタ４３が１段上昇
し、かつ、フリップフロップ２８にラッチされた（ｘ）
値Ｒｌ５ＯＪが、アンド回路３０、オア回路３４を経て
、減算器３６にロードされ、減算器３６からロードされ
る（ｙ）値Ｒ５ＯＪとにより、Ｒｘ−ＹＪを実行し、（
ｚ）値としてＲｌＯＯＪを出力する。On the other hand, the adder 27 is loaded with the (m) value 1150, and the (z) value to be added is 00J, so the flip-flop 28 is also loaded with Rl5O as the (x) value. , is latched while clock pulse (f) is RHJ. 1st clock pulse (f1)
When input, the up/down counter 43 goes up by one step, and (x) is latched in the flip-flop 28.
The value Rl5OJ is loaded into the subtracter 36 via the AND circuit 30 and the OR circuit 34, and Rx-YJ is executed using the (y) value R5OJ loaded from the subtracter 36, and (
z) Outputs RlOOJ as the value.

（ｚ）値ＲｌＯＯＪは、コンパレータ３７で（ｙ）値ど
比較され、Ｒｚ−Ｙ．，を実行してＲ５ＯＪを得る。The (z) value RlOOJ is compared with the (y) value by a comparator 37, and Rz-Y. , to obtain R5OJ.

この値はＲＯＪより大であるため、コンパレータ３７の
出力（ｕ）値はＲＬＪとなつて、゛オア回路３３を経て
アンド回路３０，３１に入力する。したがつて、（ｕ）
値がそのまま入力するアンド回路３０は閉じ（出力のな
い状態）、３１は開く（出力がある状態）。一方、（ｚ
）値ＲｌＯＯＪは、フリップフロップ２９にロードされ
、クロックパルスｆがＲＨョである間、ラッチされる。
この場合、コンパレータ３７の出力（ｕ）値がＲＬＪで
あるため、アンド回路３８にラッチパルスｇが入力して
も３８からは出力せず、したがつてアップダウン・カウ
ンタ４３は、クロックパルスｆ１によつて１段上昇した
のみの状態を保持する。Since this value is larger than ROJ, the output (u) value of the comparator 37 becomes RLJ and is input to the AND circuits 30 and 31 via the OR circuit 33. Therefore, (u)
The AND circuit 30 to which the value is input as is is closed (no output state), and the AND circuit 31 is open (output state). On the other hand, (z
) value RlOOJ is loaded into flip-flop 29 and latched while clock pulse f is RH.
In this case, since the output (u) value of the comparator 37 is RLJ, even if the latch pulse g is input to the AND circuit 38, it is not output from the AND circuit 38, and therefore the up/down counter 43 is Therefore, the state of only being raised by one stage is maintained.

そこで読みだＬ５クロックパルスｈにより、メモリー装
置から読みだされる画像信号のアドレスは、１個進む。
このときのアドレスを仮にＲｓｌョとする。次に、第２
番目のクロックパルスＦ２が入力すると、フリップフロ
ップ２９にラッチされた（ｚ）値ＲｌＯＯョが、アンド
回路３１、オア回路３４を経て、減算器３６に（ｘ）値
としてロードされ、Ｒｘ−ｙョを実行して（ｚ）値Ｒ５
ＯＪを出力し、コンパレータ３７とフリップフロップ２
９にロードする。Then, the read L5 clock pulse h advances the address of the image signal read from the memory device by one.
The address at this time is assumed to be Rsl. Next, the second
When the th clock pulse F2 is input, the (z) value RlOOY latched in the flip-flop 29 is loaded as the (x) value into the subtracter 36 via the AND circuit 31 and the OR circuit 34, and the Rx-y value is input. Execute (z) value R5
Output OJ, comparator 37 and flip-flop 2
Load into 9.

したがつて、コンパレータ３７におけるＲＺ−ＹＪの値
はＲＯＪとなるため、その出力（ｕ）値はＲＨョとなり
、アンド回路３０を開き、３１を閉じるとともに、ラッ
チパルスｇが入力した時に、アンド回路３８からアドレ
ス補正信号ｖが出力する。信号ｖは、ディジタル・スイ
ッチ２５に設定した１０唯の数がｒ１以上ョであるとき
に開くアンド回路３９を介して、アップダウン・カウン
タ４３を１段下降させ、クロックパルスＦ２による上昇
を打消す。たがつてメモリー装置に対する読みだしアド
レスは進まず、前回と同じアドレスＲｓｌＪが重複して
読みだされる。次に、第３番目のクロックパルスＦ３が
入力すると、加算器２７で（ｍ）値Ｒｌ５ＯＪと（ｚ）
値Ｒ５ＯＪを加算し、フリップフロップ２８にラッチさ
れている（ｘ）値Ｒ２ＯＯＪが、減算器３６にロードさ
れ、Ｒｘ−ｙョが実行されて（ｚ）値Ｒｌ５ＯＪが出力
する。このとき、コンパレータの出力（ｕ）値はＲＬョ
となり、アップダウン・カウンタ４３はクロックパルス
Ｆ３により１段上昇した状態を保持し、メモリー装置の
次位のアドレスＲｓ２ョが読みだされる。次に、第４番
目のクロックパルスＦ４が入力したとき、（ｘ）値とし
てロードされる値は、Ｒｌ５ＯＪとなるから、第１番目
のクロックパルスｆ１の入力時と同一条件が再現され、
以後、上記プロセスが循環反復される。Therefore, the value of RZ-YJ in the comparator 37 becomes ROJ, so its output (u) value becomes RH, opens the AND circuit 30, closes 31, and when the latch pulse g is input, the AND circuit An address correction signal v is output from 38. The signal v causes the up/down counter 43 to decrease by one step via the AND circuit 39, which is opened when the 10 only number set in the digital switch 25 is greater than or equal to r1, thereby canceling the increase caused by the clock pulse F2. . Therefore, the read address for the memory device does not advance, and the same address RslJ as the previous one is read out repeatedly. Next, when the third clock pulse F3 is input, the adder 27 adds (m) value Rl5OJ and (z)
The (x) value R2OOJ latched in the flip-flop 28 is loaded into the subtractor 36, Rx-yyo is executed, and the (z) value Rl5OJ is output. At this time, the output (u) value of the comparator becomes RL, the up/down counter 43 maintains the state of being increased by one step due to the clock pulse F3, and the next address Rs2 of the memory device is read out. Next, when the fourth clock pulse F4 is input, the value loaded as the (x) value is Rl5OJ, so the same conditions as when the first clock pulse f1 was input are reproduced.
Thereafter, the above process is repeated cyclically.

付表１は、上記プロセスをまとめた表である。Appendix Table 1 is a table summarizing the above processes.

最右欄の読みだしアドレスを見ると、奇数番目の＊８ア
ドレスがそれぞれ重複して読みだされ、その結果、原画
における１柵のサンプリング画素が、複製画像において
は托個の画素として記録され、所望の１５０％の拡大率
が得られることが理解される。他の倍率値についても同
様で、付表２以下に数例を示す。Looking at the readout addresses in the rightmost column, the odd-numbered *8 addresses are read out repeatedly, and as a result, the sampling pixels of one fence in the original image are recorded as a few pixels in the duplicate image, It is understood that the desired 150% magnification is obtained. The same applies to other magnification values, and several examples are shown in Appendix Table 2 and below.

付表２は、拡大率１４０％の場合で、アドレス番号Ｓ１
〜ＳｌＯの１柵の画素中、Ｓ２，Ｓ４，Ｓ７，Ｓ９の４
個が重複して読みだされる。Appendix 2 shows address number S1 when the magnification rate is 140%.
〜4 of S2, S4, S7, S9 in one fence pixel of SlO
The pieces are read out repeatedly.

付表３は、拡大率２５０％の場合で、奇数番目のアドレ
スが２回、偶数番目のアドレスが３回重複して読みださ
れる。Appendix Table 3 shows the case where the enlargement rate is 250%, and odd-numbered addresses are read out twice and even-numbered addresses are read out three times.

付表４は、縮小率６５％の場合で、Ｓ１からＳ２Ｏまで
の２０個のアドレス中、Ｓｌ，Ｓ４，Ｓ７，ＳｌＯ，Ｓ
ェ。Appendix Table 4 shows Sl, S4, S7, SlO, and S1 out of 20 addresses from S1 to S2O when the reduction rate is 65%.
E.

，Ｓｌ３，Ｓｌ，，Ｓｌ８の７個の読みだしが省略され
る。その他の倍率値についても、同様の表を作成してみ
れば、それぞれ所望複製倍率を得る如く読みだしアドレ
スの重複又は省略が平均的に分布されて行われることが
理解でき、第４図のディジタル・スイッチ２５に３桁の
ものを適用した場合、理論的には、１〜９９９％の範囲
で、１％単位で複製倍率を変換することができる。もつ
とも、現実の製版用カラースキャナで複製作業を実施す
る場合、極端な縮小率を設定すると、画質が著るしく低
下して不都合であるが、一般に製版作業に要求される５
０％程度までの縮小率であれば、本発明方法によつて、
十分良質の複製画像を記録することができる。以上、本
発明を図示実施例に基いて詳細に記述したが、本発明は
上述実施例に限定されるものではない。, Sl3, Sl, , Sl8 are omitted. If similar tables are created for other magnification values, it will be understood that the duplication or omission of read addresses is distributed evenly to obtain the desired duplication magnification. - If a 3-digit switch is applied to the switch 25, the replication magnification can theoretically be converted in 1% increments within the range of 1 to 999%. However, when carrying out reproduction work using a color scanner for actual plate-making, setting an extreme reduction ratio will significantly reduce the image quality, which is inconvenient.
If the reduction rate is up to about 0%, by the method of the present invention,
It is possible to record duplicate images of sufficiently high quality. Although the present invention has been described above in detail based on the illustrated embodiments, the present invention is not limited to the above-described embodiments.

たとえば、第４図示実施例では、所望倍率値Ｒｍョをパ
ーセントで設定し、減算器３５においてＲｍ−１００ョ
又はＲｌＯＯ−ＭＪを求めるようにしているが、必ずし
もＲｌＯＯＪに限らず、任意の定数Ｒｎョを用いても本
発明方法は成立する。For example, in the embodiment shown in the fourth figure, the desired magnification value Rm is set as a percentage, and the subtracter 35 calculates Rm-100 or RlOO-MJ. The method of the present invention can also be achieved using the following methods.

しかし、ＲｎＪとしてＲｌＯＯＪ以外の数値を適用した
場合は、倍率値ＲｍＪはパーセント値ではなく、ｍ／ｎ
＝ｍ″（％）で表わされる数値となるので、実用上はＲ
ｎ＝１００ョを使用することが望ましい。However, if a value other than RlOOJ is applied as RnJ, the magnification value RmJ is not a percentage value but m/n
= m'' (%), so in practice R
It is preferable to use n=100.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明を適用すべき画像走査記録装置におけ
る倍率変換手段を示すグラフ、第２図は、本発明を製版
用カラースキャナに適用した場合の一例を示す概略構成
図、第３図は、同装置のコントロールパルスを示すタイ
ミング●チャート、第４図は、同装置の倍率設定部及び
読みだしアンド回路の構成図、第５図は、第４図示装置
の作動を示すフローチャートである。 １・・・・・原画、２・・・・・・原画ドラム、３・・
・・・・感光材料、４・・・・・・記録ドラム、５・・
・・・・軸、６・・・・・・フリー、７・・・・・ベル
ト、８・・・・・・モーター、９・・・・・・ピンクア
ツプヘツド、１０・・・・・露光ヘッド、１１，１２・
・・・・・送りねじ、１３，１４・・・・・・駆動用パ
ルスモーター、１５・・・・・・色修正及び階調修正回
路、１６・・アナログ−ディジタル変換器、１７・・・
・・・メモリー装置、１８・・・・・ディジタル−アナ
ログ変換器、１９・・・・・・記録用光源駆動回路、２
０・・・・・・パルス発生装置、２１・・・・・・タイ
ミング・コントロール部、２２・・・・・・メモリー書
きこみアドレス回路、２３・・・・・・メモリー読みだ
しアドレス回路、２４・・倍率設定部、２５・・・・デ
ィジタル●スイッチ、２６・・・・・・バイナリコンバ
ータ、２７・・・・・・加算器、２８・・・・・ディジ
タル型フリップフロップ、２９・・ディジタル型フリッ
プフロップ、３０・・・・・・アンド回路、３１・・・
・・・アンド回路、３２・・・・・・インバータ、３３
・・・・・・オア回路、３４・・・・・・オア回路、３
５・・・減算器、３６・・・・・・減算器、３７・・・
・・コンパレータ、３８・・・・・・アンド回路、３９
・・・・・アンド回路、４０・・・・・・インバータ、
４１・・・・・アンド回路、４２・・・・・・オア回路
、４３・・・・・・アップダウン・カウンタ。FIG. 1 is a graph showing a magnification conversion means in an image scanning and recording apparatus to which the present invention is applied, FIG. 2 is a schematic configuration diagram showing an example of the case where the present invention is applied to a color scanner for plate making, and FIG. 4 is a timing chart showing the control pulses of the device, FIG. 4 is a block diagram of the magnification setting section and read AND circuit of the device, and FIG. 5 is a flowchart showing the operation of the device shown in the fourth figure. 1...Original picture, 2...Original picture drum, 3...
...Photosensitive material, 4...Recording drum, 5...
...Axis, 6...Free, 7...Belt, 8...Motor, 9...Pink uphead, 10...Exposure Head, 11, 12・
...Feed screw, 13, 14... Drive pulse motor, 15... Color correction and gradation correction circuit, 16... Analog-digital converter, 17...
... Memory device, 18 ... Digital-to-analog converter, 19 ... Recording light source drive circuit, 2
0... Pulse generator, 21... Timing control unit, 22... Memory write address circuit, 23... Memory read address circuit, 24 ...Magnification setting unit, 25...Digital switch, 26...Binary converter, 27...Adder, 28...Digital flip-flop, 29...Digital Type flip-flop, 30...AND circuit, 31...
...AND circuit, 32...Inverter, 33
...OR circuit, 34...OR circuit, 3
5...Subtractor, 36...Subtractor, 37...
...Comparator, 38...AND circuit, 39
...AND circuit, 40...Inverter,
41...AND circuit, 42...OR circuit, 43...up/down counter.

Claims (1)

【特許請求の範囲】 １ 原画を光電走査して得た画像信号を、所定の時間的
ピッチでサンプリングし、順次アドレスを指定して記憶
手段へ書きこみ、次いで同一ピッチで読みだして記録側
へ出力させるようにし、その際、記憶手段に記憶された
画像信号のアドレスを一部重複又は一部省略して読みだ
すことにより、原画と異なる寸法の複製画像を記録する
方法において、ｍ／｜ｎ〜ｍ｜・Ｐ（ただし、ｍは複製
倍率値、ｎは基準倍率値、Ｐは読みだしパルスのピッチ
とする）で求められるピッチ段数ごとに記憶手段のアド
レスを一部重複又は一部省略して読みだすことを特徴と
する画像走査記録装置における複製倍率変換方法。 ２ 前記基準倍率値「ｎ」として「１００」を使用し、
前記複製倍率値「ｍ」として百分率値を適用するように
した特許請求の範囲第１項に記載の方法。 ３ 所定ピッチでサンプリングした画像信号を、順次ア
ドレスを定めて記憶するメモリー装置と、記録側走査に
同期し、かつ前記画像信号のサンプリング周波数と同一
周波数のクロックパルスにより、前記メモリー装置に対
する読みだしアドレスを順次１段ずつ前進させるカウン
ターと、所望の複製倍率値「ｍ」と基準倍率値「ｎ」と
に基いて、ｍ−｜ｍ〜ｎ｜・Ｑ（ただし、Ｑは反復演算
回数を示す整数値とする）を、前記クロックパルスに同
期して反復演算する演算回路と、該反復演算の答が零又
は負値となつたときに、前記カウンターを１段階後退又
は前進させる比較回路と、前記反復演算の答が零又は負
値となつたとき、その都度、その際の被減数を基準倍率
値「ｍ」に加算した数値を、「ｍ」に代わる被減数とし
て前記演算回路に供給する加算回路とを備える画像走査
記録装置における複製倍率変換装置。[Claims] 1. An image signal obtained by photoelectrically scanning an original image is sampled at a predetermined temporal pitch, sequentially written to a storage means by specifying an address, and then read out at the same pitch to the recording side. m/|n in a method of recording a duplicate image having a size different from that of the original image by reading out addresses of image signals stored in a storage means while partially overlapping or omitting some addresses. 〜m｜・P (where, m is the replication magnification value, n is the reference magnification value, and P is the pitch of the readout pulse) For each pitch step number, the address of the storage means is partially duplicated or partially omitted. A reproduction magnification conversion method in an image scanning and recording device, characterized in that reading is carried out using an image scanning and recording device. 2 Using “100” as the reference magnification value “n”,
A method according to claim 1, characterized in that a percentage value is applied as the replication magnification value "m". 3. A memory device that stores image signals sampled at a predetermined pitch while sequentially setting addresses, and a read address for the memory device that is synchronized with recording side scanning and that uses a clock pulse having the same frequency as the sampling frequency of the image signal. m-|m~n|・Q (where Q is an integer indicating the number of repeated operations) (a numerical value) in synchronization with the clock pulse; a comparator circuit that moves the counter backward or forward by one step when the result of the repetitive calculation is zero or a negative value; an addition circuit that supplies a value obtained by adding the minuend at that time to the reference multiplication value "m" to the arithmetic circuit as a minuend in place of "m" each time the answer of the iterative operation becomes zero or a negative value; A copy magnification conversion device in an image scanning recording device comprising: