JPS6320990Y2 - - Google Patents

Description

【考案の詳細な説明】[Detailed explanation of the idea]

［産業上の利用分野］ 本考案は、円筒走査型又は平面走査型等の画像
走査記録装置に関し、特に、複製される画像の寸
法を、原画の寸法と異ならせて記録する装置に関
する。 ［従来の技術］ 円筒型画像走査記録装置は、フアクシミリある
いは製版用カラースキヤナ等として実用されてい
るが、この種の装置で、原画と異なる寸法の複製
画像を記録する場合、円筒の軸線方向についての
寸法変換は、原画側と記録側の走査ヘツドを所要
倍率に対応する速度比で移送することにより、比
較的簡単に実施できるが、円筒の周方向について
の倍率変換はさぼど容易ではなく、好ましい解決
策が要望されている。 従来、円筒の周方向の画像寸法を変換して記録
する手段としては、次の如きものが知られてい
る。 まず、原画側と記録側のドラムの径を異ならせ
ておき、両者を同一速度で回転させるという手段
があり、複製画像は、ドラム径の比に対応した倍
率で記録される。これは最も簡単であり、容易に
実施をすることができるが、複製倍率は両ドラム
の直径比によつて限定されるため、所要の倍率ご
とに、異なる径のドラムを多数用意しておき、そ
の都度、交換して使用する必要があり、しかも、
倍率変換範囲が段階的で、細かい倍率設定ができ
ないという欠点がある。 次に、原画側と記録側のドラムを同一径とし、
両ドラムの回転速度を異ならせるという手段があ
る。この場合、複製倍率は、両ドラムの回転速度
比に対応して定まるため、倍率を無段階に可変と
するためには、ドラムの回転速度を所要範囲内に
おいてなめらかに調節できることが必要であり、
そのために機構が複雑となる。また、倍率が整数
比でない場合には、複製画像の乱れを防ぐため
に、単位走査周期ごとに画像信号を一旦記憶装置
に書きこみ、次いで、記録側ドラムの回転に位相
を合わせて読みだし、かつ、記録するといつた配
慮が必要となる。 さらに、原画側と記録側のドラムが、ともに同
一径で、しかも、同一速度で回転する装置を使用
し、原画走査によつて得た画像信号を、一旦記憶
装置に書きこんでから、読みだして記録するよう
にし、その際、記憶装置への書きこみと読みだし
の周波数を異ならせるという手段がある。この場
合、複製倍率は、書きこみと読みだしの周波数の
逆比に対応することになるが、画質を良くするた
めにサンプリング周波数を高く設定すると、アナ
ログ−デイジタル変換器やメモリー装置に、アク
セス時間の非常に早いものを使用することが必要
となる。また、書きこみと読みだしの周波数が異
なる結果、両側のパルスのタイミングがたまたま
一致する場合が生じ得るが、メモリー装置への書
きこみと読みだしとを同時に行うことはできない
ので、このような場合には、どちらか一方のパル
スを遅らせる処理を加える必要がある。 本出願人は、上述各公知手段とは異なる原理に
基づく複製倍率変換方法及び装置について、特願
昭52−101976号（特開昭54−35613号）として特
許出願をした。この先願発明の要旨は、画像信号
を所定ピツチでサンプリングし、順次アドレスを
指定して記憶装置へ書きこみ、次いで同一ピツチ
で読みだして記録側へ出力させるようにし、その
際、記憶装置に記憶した画像信号のアドレスを、
一部省略して、又は一部重複して読みだすことに
より、原画と異なる寸法の複製画像を記録するよ
うにしたものである。 第１図は、上記先願発明の原理を示すもので、
同図Ａは画像信号、Ｂはサンプリングパルス、Ｃ
は記憶装置に書きこまれた画像信号を模式的に表
わしたもので、付記したS₁，S₂…S₁₇は、メモリ
ー装置のアドレスを示す。この記憶値を、Ｂと同
一ピツチのパルスＤによつて読みだす際に、Ｅの
如くアドレスS₃，S₆，S₉等を重複させて読みだせ
ば、これより得られる記録側出力は、Ｆの如く原
画像信号Ａを拡大した画像信号が得られ、また、
Ｇの如く、アドレスS₄，S₈，S₁₂等の読みだしを
省略し、次順位のアドレスを読みだすようにすれ
ば、Ｈの如く原画像Ａを縮小した画像信号が得ら
れる。 この倍率変換手段においては、メモリー装置に
与えるアドレス指定信号に対し、所望の複製倍率
に応じた頻度で、「１」を減算することにより同
一アドレスを重複させ、又は「１」を加算するこ
とにより、１個のアドレスを省略して、次位のア
ドレスを読みだすようにしている。 ［考案が解決しようとする問題点］ 上記先願発明の実施に際して、単位走査周期中
に、アドレスを重複又は省略する時期は、人為的
に設定したプログラムに基いて定めるようになつ
ている。したがつて、プログラムの設定条件によ
つては、アドレスの重複又は省略位置が平均的に
分布されず、複製画像に歪みを生じるおそれがあ
る。たとえば、拡大率150％の場合に、一連のア
ドレス番号のうち、奇数番目あるいは偶数番目の
アドレスをすべて重複させるようにプログラムを
作れば、アドレスの重複位置は平均的に分布さ
れ、複製画像の歪みは目立たないが、仮にｎ個の
画素中、前半部のｎ／２個のアドレスをすべて重
複させ、後半部のｎ／２個は重複させないような
プログラムを作つたとすれば、複製画像は前半部
が２倍に拡大され、後半部は原画寸法のまま記録
されることとなつて、著しい歪みを生じた画像と
なる。 もちもん、これは極端な例を想定した場合であ
るが、所要倍率の全範囲について、アドレスの重
複位置又は省略位置が、平均的に分布されるよう
なプログラムの設定は可能ではあるにしても、人
為的なプログラム操作に依存する限り、上述の不
都合を生じる可能性は内在している。 本考案は、この欠点を改善するもので、人為的
プログラム操作を用いることなく、アドレスの重
複又は省略位置を、自動的に平均させて分布させ
る装置を提供するものである。 ［問題を解決するための手段］ 原画を光電走査した得た画像信号を、所定ピツ
チでサンプリングし、順次アドレスを指定してメ
モリー装置に書きこんでおき、これを読みだして
記録側へ出力させる際に、倍率演算回路により、
所要の倍率ｍ（％）に応じて、拡大の場合はｍ／
（ｍ−100）を計算して、その値に対応するアドレ
スピツチごとに読みだしアドレスを重複させ、一
方、縮小の場合は、ｍ／（100−ｍ）を計算して、
その値に対応するアドレスピツチごとに読みだし
アドレスを省略して、メモリー装置から画像信号
を読みだし、記録側へ出力させる。 ［作用］ 複製倍率がｍ（％）である場合、原画における
100個の画素中、拡大に際して重複記録される画
素数は（ｍ−100）個であり、一方、縮小に際し
て記録を省略される画素数は（100−ｍ）個であ
る。そして複製画像における画素数はｍ個である
故、重複又は省略された画素が複製画像における
ｍ個の画素列中に平均的に分布されるためには、
そのピツチ、拡大の場合はｍ／（ｍ−100）、縮小
の場合はｍ／（100−ｍ）となるように、設定す
ればよいということになる。 したがつて、演算回路により、所望の倍率ｍに
ついて上記の計算を行い、その値によつて得られ
るアドレスピツチごとのメモリー装置のアドレス
に記憶されている画素の信号を、重複又は省略し
て読みだし、記録側へ出力させることにより、所
望の倍率に変換された複製画像を記録することが
できる。 ［実施例］ 第２図は、上述の理論に基いて倍率変換を行う
円筒走査型製版用カラースキヤナの一例を示す概
略構成図である。図中、二重線矢印は画像信号
を、実線矢印はコントロールパルスを、点線矢印
は副走査駆動モーターの制御信号を示す。 原画１を巻着した原画ドラム２と、感光材料３
を巻着した記録ドラム４とを、軸５に固着し、プ
リー６及びベルト７を介してモーター８により同
期的に回動させる。原画ドラム２側にピツクアツ
プヘツド９を、記録ドラム４側に露光ヘツド１０
を、それぞれドラム軸に平行方向に移動可能に配
設し、送りねじ１１，１２及び駆動用パルスモー
ター１３，１４により移送する。 ピツクアツプヘツド９には、色分解光学系、複
数組の光電変換素子等を内蔵し、原画１の色調及
び濃度に対応して、赤、緑、青等の色分解画像信
号を発生する。これらの色分解画像信号は、色修
正及び階調修正回路１５に入つて、所要の演算処
理を受け、記録用画像信号に変換される。これら
の各装置は、公知の製版用カラースキヤナあるい
はカラーフアクシミリ等の色分解走査機に慣用さ
れる手段と同様であるので、詳細な説明は省略す
る。 色修正及び階調修正回路１５から出力した記録
用画像信号は、アナログ−デイジタル変換器１６
に入力し、後述のタイミング・コントロール部２
１からの指令パルスによりサンプリングされ、順
次Ａ／Ｄ変換されてメモリー装置１７に送られ、
順次、アドレスを指定されて書きこまれる。 次いで画像信号は、メモリー装置１７から読み
だされ、デイジタル−アナログ変換器１８によつ
てＤ／Ａ変換され、記録用光源駆動回路１９に入
力し、露光ヘツド１０に内蔵された記録用光源の
光量を変調制御する信号となる。 第２図示の装置は、前述理論に基いて所要寸法
に倍率変換した複像画像を記録する機能を有する
ものであり、そのために、パルス発生装置２０、
タイミングコントロール部２１、メモリー書きこ
みアドレス回路２２、同じく読みだしアドレス回
路２３、倍率設定部２４の各装置を備える。 パルス発生装置２０は、ドラム２及び４と同軸
又は同期関係をもつて駆動されるロータリーエン
コーダで、ドラムの１回転について１個のパルス
を発生するものと、ドラムの１回転周期を等分割
する多数のパルスを発生するものの２組を有す
る。 タイミングコントロール部２１は、パルス発生
装置２０からの１回転パルス及び多数パルスに基
いて、複数種のコントロール・パルスを発生し、
各装置を制御する。 第３図は、これらのコントロール・パルスを示
すタイミング・チヤートである。 ａはパルス発生装置２０からの１回転パルス
で、「Ｔ」はドラムの１回転周期である。ｂは、
１回転パルスａのパルス巾を拡張したパルスであ
る。 ｃは、パルス発生装置２０からの多数パルスを
分周して、所要の「t₁」としたクロツク・パルス
で、Ａ／Ｄ変換器１６で画像信号をサンプリング
し、かつ、Ａ／Ｄ変換指令を行うパルスである。
多数パルスを所要ピツチ「t₁」のクロツク・パル
スに変換するには、公知のフエーズ・ロツク・ル
ープ（P.L.L.）回路等の手段を適用すればよい。 ｄは、同じくピツチ「t₁」のパルスで、メモリ
ー書きこみアドレス回路２２に対する指令クロツ
ク・パルスである。 ｅは、メモリー装置１７への書きこみクロツ
ク・パルスでＡ／Ｄ変換器１６からの画像信号
を、メモリー書きこみアドレス回路２２により指
定されるアドレスへ書きこむ。 ｆは、メモリー読みだしアドレス回路２３に対
する指令クロツク・パルスである。 ｇは、同じくメモリー読みだしアドレス回路２
３に対するラツチパルスである。 ｈは、メモリー装置１７に対する読みだしクロ
ツク・パルスで、メモリー読みだしアドレス回路
２３により指定されるアドレスに書きこまれた画
像信号を読みだす。 ｉは、１回転パルスａに基いて作られるクリア
信号である。 第４図は、これらのコントロールパルスに基い
て、メモリー装置１７の読みだしアドレスを、所
要倍率に応じて重複又は省略する回路の１実施例
で第５図は、その作動を示すフローチヤートであ
る。 第４図中、左上部の点線で囲つた部分は、第２
図における倍率設定部２４を、その他の部分は、
同じくメモリー読みだしアドレス回路２３を示
す。 まず、所望の複製倍率を、デイジタル・スイツ
チ２５に設定する。デイジタル・スイツチ２５
は、倍率変換段階を「１％」とするために、３桁
のものを用い、「10進法」で設定する。たとえば、
複製画像寸法を原画寸法の1.25倍とする場合は、
「125」を設定し、0.85倍とする場合は、「085」を
設定する。 デイジタル・スイツチ２５は、各桁に設定した
数値を、１桁について、４ビツトのBCDコード
（binary cord decimal）で出力する。この出力
は、バイナリ・コンバータ２６に入つて、２値信
号に変換され、加算器２７及び減算器３５に送ら
れる。 加算器２７の値は、クロツク・パルスｆにより
ラツチされるデイジタル型フリツプフロツプ２８
に送られ、アンド回路３０に入力する。もう１個
のデイジタル型フリツプフロツプ２９には、後述
する減算器３６の出力が送られ、その値はアンド
回路３１に入力する。 一方、クリア信号ｉがインバータ３２及びオア
回路３３を介して、アンド回路３０にはそのま
ま、アンド回路３１に反転値として入力する。ク
リア信号ｉは、第３図示の如く、ドラムの１回転
周期の始期から第１番目のクロツク・パルスｆの
発生直後までの間は「Ｌ」値をとり、それ以外の
時期は「Ｈ」値をとるため、最初のクロツク・パ
ルスｆが発生するまでは、フリツプフロツプ２８
の値、すなわち加算器２７から送られる値がアン
ド回路３０から出力する。 なお、この時期においては、加算器２７に入力
する他方の信号、すなわち減算器３６の出力は、
減算器３６がクリア信号ｉによつてクリアされて
いるために、倍率設定部２４から送られた倍率値
「ｍ」の値のみが、加算器２７、フリツプフロツ
プ２８を介してアンド回路３０から出力する。 アンド回路３０の出力ｘは、減算器３６に入力
する。この減算器３６への他方の入力は、前述の
減算器３５の出力ｙで、これは第４図示の如く、
デイジタル・スイツチ２５に設定した倍率値
「ｍ」と「100」との差の値である。すなわち、倍
率「ｍ」が「100％以上」である場合には「ｍ−
100」の値が、また「ｍ」が「100％未満」の場合
には「100−ｍ」の値が、信号ｙとして入力する。
２個の減算式のいずれを選択するかは、デイジタ
ル・スイツチ２５の「100位」の桁の数字が「０」
以外の「Ｈ」値をとる場合には「ｍ−100」を、
「０」の「Ｌ」値である場合にはインバータ４０
を介した信号で「100−ｍ」を選択するようにす
る。減算器３５が出力する信号ｙは、コンパレー
タ３７にも入力する。 減算器３６は、信号ｘとｙによりｚ＝ｙ−ｘを
計算し、ｚ値を加算器２７、フリツプフロツプ２
９及びコンパレータ３７に送る。 コンパレータ３７は、ｕ＝ｚ−ｙを計算し、ｕ
≦０の場合に「Ｈ」値を、ｕ＞０の場合に「Ｌ」
値をとる信号を出力する。この信号は、オア回路
３３及びアンド回路３８に入力する。 アンド回路３８には、信号ｕとともにラツチパ
ルスｇが入力し、その出力は２個のアンド回路３
９及び４１に入力する。アンド回路３９には、前
述のデイジタル・スイツチ２５の「100位」が
「Ｈ」値である場合の信号が入力し、アンド回路
４１には「100位」が「Ｌ」値である場合にイン
バータ４０を介した信号が入力する。アンド回路
３９の出力は、アツプダウン・カウンタ４３の
「DOWN」側に入力し、アンド回路４１の出力
は、クロツクパルスｆとともにオア回路４２を介
して「UP」側に入力する。 本考案の原理は前述の如く、複製倍率を「ｍ」
として、拡大の場合は、ｍ／（ｍ−100）を、縮
小の場合は、ｍ／（100−ｍ）を計算し、その答
に対応するピツチでメモリー装置からの読みだし
アドレスを重複又は省略するものであるが、第４
図示の装置は、上記の除算式の減算の反復によつ
て行うようにしたものである。 すなわち、分子の「ｍ」から分母の「ｍ−100」
又は「100−ｍ」を反復して減算しつつ、その都
度、読みだしアドレスを１個ずつ進めるように
し、減算の答が「０」又は「０以下」になつたと
き、読みだしアドレスを１個重複又は省略するよ
うにしたものである。 理解を容易にするために、具体的な複製倍率値
を例示し、第４図示の作動を説明する。 たとえば、複製倍率が「150％」の拡大の場合
には、デイジタル・スイツチ２５に「150」を設
定する。このとき、ｍ値は「150」であり、また
設定倍率値の100位の数が「１」であるため、減
算器３５は「ｍ−100」を計算する側が選択され、
ｙ値は「50」となる。また、ｍ／（ｍ−100）＝３
であるため、読みだしアドレスは１個おきに重複
させればよい。 まず、クリア信号ｉにより減算器３６をクリア
して、ｚ値を「０」とし、かつ、アンド回路３０
にｉの反転値「Ｈ」を入力させる。一方、加算器
２７には、ｍ値「150」がロードされ、ここで加
算されるべきｚ値が「０」であるため、フリツプ
フロツプ２８にもｘ値として「150」がロードさ
れて、クロツクパルスｆが「Ｈ」である間ラツチ
される。 第１番目のクロツクパルスf₁が入力すると、ア
ツプダウン・カウンタ４３が１段上昇し、かつ、
フリツプフロツプ２８にラツチされたｘ値「150」
が、アンド回路３０、オア回路３４を経て、減算
器３５からロードされるｙ値「50」とにより、
「ｘ−ｙ」を実行し、ｚ値として「100」を出力す
る。 ｚ値「100」は、コンパレータ３７でｙ値と比
較され、「ｚ−ｙ」を実行して「50」を得る。こ
の値は「０」より大であるため、コンパレータ３
７の出力ｕ値は「Ｌ」となつて、オア回路３３を
経てアンド回路３０，３１に入力する。したがつ
て、ｕ値がそのまま入力するアンド回路３０は閉
じ（出力のない状態）、反転して入力するアンド
回路３１は開く（出力がある状態）。 一方、ｚ値「100」は、フリツプフロツプ２９
にロードされ、クロツクパルスｆが「Ｈ」である
間、ラツチされる。 この場合、コンパレータ３７の出力ｕ値が
「Ｌ」であるため、アンド回路３８にラツチパル
スｇが入力しても３８からは出力せず、したがつ
てアツプダウン・カウンタ４３は、クロツクパル
スf₁によつて１段上昇したのみの状態を保持す
る。そこで読みだしクロツクパルスｈにより、メ
モリー装置から読みだされる画像信号のアドレス
は、１個進む。このときのアドレスを、仮に
「S₁」とする。 次に、第２番目のクロツクパルスf₂が入力する
と、フリツプフロツプ２９にラツチされたｚ値
「100」が、アンド回路３１、オア回路３４を経
て、減算器３６にｘ値としてロードされ、「ｘ−
ｙ」を実行してｚ値「50」を出力し、コンパレー
タ３７とフリツプフロツプ２９にロードする。し
たがつて、コンパレータ３７における「ｚ−ｙ」
の値は「０」となるため、その出力ｕ値は「Ｈ」
となり、アンド回路３０を開き、３１を閉じると
ともに、ラツチパルスｇが入力した時に、アンド
回路３８からアドレス補正信号ｖが出力する。 信号ｖは、デイジタル・スイツチ２５に設定し
た100位の数が「１以上」であるときに開くアン
ド回路３９を介して、アツプダウン・カウンタ４
３を１段下降させ、クロツクパルスf₂による上昇
を打ち消す。したがつて、メモリー装置に対する
読みだしアドレスは進まず、前回と同じアドレス
「S₁」が重複して読みだされる。 次に、第３番目のクロツクパルスf₃が入力する
と、加算器２７でｍ値「150」とｚ値「50」とを
加算し、フリツプフロツプ２８にラツチされてい
るｘ値「200」が、減算器３６にロードされ、「ｘ
−ｙ」が実行されて、ｚ値「150」が出力する。
このとき、コンパレータ３７の出力ｕ値は「Ｌ」
となり、アツプダウン・カウンタ４３は、クロツ
クパルスf₃により１段上昇した状態を保持し、メ
モリー装置の次位のアドレス「S₂」が読みだされ
る。 次に、第４番目のクロツクパルスf₄が入力した
とき、ｘ値としてロードされる値は、「150」とな
るから、第１番目のクロツクパルスf₁の入力時と
同一条件が再現され、以後、上記プロセスが循環
反復される。 付表１は、上記プロセスをまとめた表である。
最右欄の読みだしアドレスを見ると、奇数番目の
アドレスがそれぞれ重複して読みだされ、その結
果、原画における10個のサンプリング画素が、複
製画像においては15個の画素として記録され、所
望の150％の拡大率が得られることが理解される。 [Industrial Field of Application] The present invention relates to an image scanning recording apparatus such as a cylindrical scanning type or a plane scanning type, and particularly relates to an apparatus for recording an image to be reproduced in a size different from that of an original image. [Prior Art] A cylindrical image scanning recording device has been put to practical use as a facsimile machine or a color scanner for plate making, but when this type of device records a duplicate image with dimensions different from the original image, it is necessary to Dimension conversion can be performed relatively easily by moving the scanning heads on the original side and the recording side at a speed ratio corresponding to the required magnification, but changing the magnification in the circumferential direction of the cylinder is not so easy and is not desirable. A solution is required. Conventionally, the following methods are known as means for converting and recording image dimensions in the circumferential direction of a cylinder. First, there is a method in which the drums on the original image side and the recording side are made to have different diameters and are rotated at the same speed, and the duplicate image is recorded at a magnification that corresponds to the ratio of the drum diameters. This is the simplest method and can be implemented easily, but since the replication magnification is limited by the diameter ratio of both drums, prepare a large number of drums with different diameters for each required magnification. It is necessary to replace and use each time, and
The drawback is that the magnification conversion range is stepwise and detailed magnification settings cannot be made. Next, make the drums on the original image side and the recording side the same diameter,
There is a way to make the rotational speeds of both drums different. In this case, the replication magnification is determined according to the rotational speed ratio of both drums, so in order to make the magnification variable steplessly, it is necessary to be able to smoothly adjust the rotational speed of the drum within the required range.
This makes the mechanism complicated. In addition, when the magnification is not an integer ratio, in order to prevent disturbances in the duplicated image, the image signal is once written to the storage device for each unit scanning period, and then read out in phase with the rotation of the recording drum. , recording requires special consideration. Furthermore, by using a device in which the drums on the original image side and the recording side both have the same diameter and rotate at the same speed, the image signal obtained by scanning the original image is written to the storage device and then read out. There is a method of recording data using different frequencies for writing to and reading from the storage device. In this case, the replication magnification corresponds to the inverse ratio of the writing and reading frequencies, but if the sampling frequency is set high to improve image quality, the access time will be reduced by analog-to-digital converters and memory devices. It is necessary to use a very early one. Additionally, as a result of the writing and reading frequencies being different, there may be cases where the timing of the pulses on both sides coincidentally, but since it is not possible to write to and read from the memory device at the same time, in such cases , it is necessary to add processing to delay one of the pulses. The present applicant has filed a patent application as Japanese Patent Application No. 101976/1983 (Japanese Patent Application Laid-Open No. 35613/1989) regarding a method and apparatus for converting the reproduction magnification based on a principle different from the above-mentioned known means. The gist of this prior invention is to sample an image signal at a predetermined pitch, write it into a storage device by sequentially specifying an address, and then read it out at the same pitch and output it to the recording side. The address of the image signal that was
By omitting some portions or reading some portions overlappingly, a duplicate image having a size different from that of the original image is recorded. Figure 1 shows the principle of the invention of the earlier application,
In the same figure, A is an image signal, B is a sampling pulse, and C is
is a schematic representation of an image signal written to the storage device, and the appended symbols S ₁ , S _{2 .} . . S ₁₇ indicate addresses of the memory device. When reading this stored value using pulse D with the same pitch as B, if addresses S ₃ , S ₆ , S ₉ etc. are read out in duplicate as shown in E, the recording side output obtained from this will be: An image signal obtained by enlarging the original image signal A as shown in F is obtained, and
If the reading of addresses S ₄ , S ₈ , S ₁₂ , etc. is omitted, as in G, and the next address is read, an image signal obtained by reducing the original image A, as in H, can be obtained. This magnification converting means duplicates the same address by subtracting "1" or adding "1" to the address designation signal given to the memory device at a frequency depending on the desired duplication magnification. , one address is omitted and the next address is read. [Problems to be Solved by the Invention] In implementing the invention of the prior application, the timing at which addresses are duplicated or omitted during a unit scanning period is determined based on an artificially set program. Therefore, depending on the setting conditions of the program, the duplicated or omitted addresses may not be evenly distributed, which may cause distortion in the duplicated image. For example, if you create a program that duplicates all odd or even addresses in a series of address numbers when the magnification is 150%, the overlapping positions of the addresses will be distributed evenly, and the duplicated image will be distorted. Although it is not noticeable, if you create a program that makes all n/2 addresses in the first half of n pixels overlap, but not the n/2 addresses in the second half, the duplicated image will be in the first half. The first half is enlarged twice, and the second half is recorded with the original dimensions, resulting in a significantly distorted image. Of course, this is an extreme example, but it is possible to set up a program such that the duplicate or omitted addresses are distributed evenly over the entire range of required magnifications. As long as it relies on human program operations, there is an inherent possibility that the above-mentioned problems will occur. The present invention improves this drawback by providing a device that automatically averages and distributes the duplicated or omitted positions of addresses without using any human program operations. [Means for solving the problem] The image signal obtained by photoelectrically scanning the original image is sampled at a predetermined pitch, sequentially written to a memory device by specifying addresses, and then read out and output to the recording side. At this time, the magnification calculation circuit
Depending on the required magnification m (%), for enlargement m/
(m-100) and duplicate the read address for each address pitch corresponding to that value.On the other hand, in the case of reduction, calculate m/(100-m),
The read address is omitted for each address pitch corresponding to the value, and the image signal is read from the memory device and output to the recording side. [Effect] When the reproduction magnification is m (%), the
Out of 100 pixels, the number of pixels that are recorded repeatedly during enlargement is (m-100), while the number of pixels whose recording is omitted during reduction is (100-m). Since the number of pixels in the duplicated image is m, in order for duplicated or omitted pixels to be distributed evenly among the m pixel columns in the duplicated image,
The pitch can be set to m/(m-100) for enlargement and m/(100-m) for reduction. Therefore, the arithmetic circuit performs the above calculation for the desired magnification m, and reads the pixel signals stored at the address of the memory device for each address pitch obtained by the value, either redundantly or omitted. However, by outputting it to the recording side, a duplicate image converted to a desired magnification can be recorded. [Example] FIG. 2 is a schematic configuration diagram showing an example of a cylindrical scanning plate-making color scanner that performs magnification conversion based on the above-mentioned theory. In the figure, double-line arrows indicate image signals, solid-line arrows indicate control pulses, and dotted-line arrows indicate control signals for the sub-scanning drive motor. Original image drum 2 wrapped with original image 1 and photosensitive material 3
A recording drum 4 having a recording drum 4 wound thereon is fixed to a shaft 5 and rotated synchronously by a motor 8 via a pulley 6 and a belt 7. A pick-up head 9 is placed on the original image drum 2 side, and an exposure head 10 is placed on the recording drum 4 side.
are arranged movably in a direction parallel to the drum axis, respectively, and are transported by feed screws 11, 12 and driving pulse motors 13, 14. The pick up head 9 contains a color separation optical system, a plurality of sets of photoelectric conversion elements, etc., and generates color separation image signals of red, green, blue, etc. in accordance with the tone and density of the original image 1. These color separated image signals enter the color correction and gradation correction circuit 15, undergo necessary arithmetic processing, and are converted into image signals for recording. Each of these devices is similar to the means commonly used in color separation scanners such as well-known plate-making color scanners and color facsimile machines, so detailed explanations will be omitted. The recording image signal output from the color correction and gradation correction circuit 15 is sent to an analog-digital converter 16.
and input it to timing control section 2, which will be described later.
1 is sampled by the command pulse, sequentially A/D converted and sent to the memory device 17,
Addresses are specified and written sequentially. Next, the image signal is read out from the memory device 17, D/A converted by the digital-to-analog converter 18, and inputted to the recording light source drive circuit 19, where the light intensity of the recording light source built into the exposure head 10 is changed. This is the signal that modulates and controls the The device shown in the second figure has a function of recording a double image whose magnification is converted to a required size based on the above-mentioned theory, and for this purpose, the pulse generator 20,
The device includes a timing control section 21, a memory write address circuit 22, a read address circuit 23, and a magnification setting section 24. The pulse generator 20 is a rotary encoder that is driven coaxially or synchronously with the drums 2 and 4, and includes a rotary encoder that generates one pulse for each rotation of the drum, and a rotary encoder that generates one pulse for each rotation of the drum, and a rotary encoder that generates one pulse for each rotation of the drum, and a rotary encoder that generates one pulse for each rotation of the drum, and a rotary encoder that generates one pulse for each rotation of the drum. has two sets of pulses. The timing control unit 21 generates a plurality of types of control pulses based on the one-rotation pulse and multiple pulses from the pulse generator 20,
Control each device. FIG. 3 is a timing chart showing these control pulses. a is a one-rotation pulse from the pulse generator 20, and "T" is a one-rotation period of the drum. b is
This is a pulse with an expanded pulse width of the one-rotation pulse a. c is a clock pulse that is obtained by dividing the frequency of multiple pulses from the pulse generator 20 to obtain the required "t ₁ ", and samples the image signal in the A/D converter 16, and sends an A/D conversion command. This is the pulse that performs this.
To convert the multiple pulses into clock pulses of the required pitch "t ₁ ", means such as a known phase lock loop (PLL) circuit may be applied. d is also a pulse of pitch "t ₁ " and is a command clock pulse for memory write address circuit 22. e writes the image signal from the A/D converter 16 to the address designated by the memory write address circuit 22 with a write clock pulse to the memory device 17. f is a command clock pulse for memory read address circuit 23; g is also the memory read address circuit 2
This is the latch pulse for 3. h is a read clock pulse to the memory device 17, which reads out the image signal written to the address specified by the memory read address circuit 23. i is a clear signal generated based on one rotation pulse a. FIG. 4 shows an embodiment of a circuit for duplicating or omitting read addresses of the memory device 17 according to the required magnification based on these control pulses, and FIG. 5 is a flowchart showing its operation. . In Figure 4, the part surrounded by the dotted line at the top left is the second
The magnification setting section 24 in the figure and other parts are as follows:
Similarly, the memory read address circuit 23 is shown. First, a desired replication magnification is set on the digital switch 25. Digital switch 25
In order to set the magnification conversion stage to "1%", use 3 digits and set in "decimal system". for example,
If the duplicate image size is 1.25 times the original image size,
If you want to set "125" and multiply by 0.85, set "085". The digital switch 25 outputs the numerical value set in each digit as a 4-bit BCD code (binary code decimal) for each digit. This output enters a binary converter 26 where it is converted into a binary signal and sent to an adder 27 and a subtracter 35. The value of adder 27 is stored in digital flip-flop 28 which is latched by clock pulse f.
and is input to the AND circuit 30. The output of a subtracter 36, which will be described later, is sent to another digital flip-flop 29, and its value is input to an AND circuit 31. On the other hand, the clear signal i is input to the AND circuit 30 as it is via the inverter 32 and the OR circuit 33, and is input to the AND circuit 31 as an inverted value. As shown in the third diagram, the clear signal i takes the "L" value from the beginning of one rotation period of the drum until immediately after the first clock pulse f occurs, and takes the "H" value at other times. Therefore, until the first clock pulse f occurs, the flip-flop 28
The value sent from the adder 27 is output from the AND circuit 30. Note that at this time, the other signal input to the adder 27, that is, the output of the subtracter 36, is
Since the subtracter 36 is cleared by the clear signal i, only the value of the magnification value "m" sent from the magnification setting section 24 is outputted from the AND circuit 30 via the adder 27 and the flip-flop 28. . The output x of the AND circuit 30 is input to a subtracter 36. The other input to this subtracter 36 is the output y of the subtracter 35 described above, which is as shown in the fourth diagram.
This is the difference between the magnification value "m" set on the digital switch 25 and "100". In other words, when the magnification "m" is "100% or more", "m-
If "m" is "less than 100%", the value "100-m" is input as the signal y.
Which of the two subtraction formulas to select is determined by setting the number in the "100th" digit of digital switch 25 to "0".
When taking a "H" value other than "m-100",
If the “L” value is “0”, the inverter 40
``100-m'' is selected using the signal via . The signal y output from the subtracter 35 is also input to the comparator 37. The subtracter 36 calculates z=y−x using the signals x and y, and sends the z value to the adder 27 and the flip-flop 2.
9 and comparator 37. Comparator 37 calculates u=z−y, and u
“H” value when ≦0, “L” value when u>0
Outputs a signal that takes a value. This signal is input to an OR circuit 33 and an AND circuit 38. The latch pulse g is input together with the signal u to the AND circuit 38, and its output is sent to the two AND circuits 3.
9 and 41. The AND circuit 39 receives a signal when the "100th place" of the digital switch 25 is an "H" value, and the AND circuit 41 receives an inverter signal when the "100th place" is an "L" value. A signal via 40 is input. The output of the AND circuit 39 is input to the "DOWN" side of the up-down counter 43, and the output of the AND circuit 41 is input to the "UP" side via the OR circuit 42 along with the clock pulse f. As mentioned above, the principle of this invention is to set the replication magnification to "m".
In the case of expansion, calculate m/(m-100) and in the case of reduction, calculate m/(100-m), and duplicate or omit the read address from the memory device at the pitch corresponding to the answer. However, the fourth
The illustrated device performs the calculation by repeating the subtraction of the above-mentioned division formula. In other words, from "m" in the numerator to "m-100" in the denominator
Or, while repeatedly subtracting "100-m", advance the readout address by one each time, and when the answer of the subtraction becomes "0" or "less than or equal to 0", change the readout address by 1. This may be repeated or omitted. In order to facilitate understanding, the operation shown in FIG. 4 will be explained by illustrating specific replication magnification values. For example, when the copy magnification is "150%", the digital switch 25 is set to "150". At this time, the m value is "150" and the number in the 100th place of the set magnification value is "1", so the subtracter 35 is selected to calculate "m-100".
The y value will be "50". Also, m/(m-100)=3
Therefore, every other read address may be duplicated. First, the subtracter 36 is cleared by the clear signal i to set the z value to "0", and the AND circuit 30
input the inverted value of i, "H". On the other hand, the m value "150" is loaded into the adder 27, and the z value to be added here is "0", so "150" is also loaded as the x value into the flip-flop 28, and the clock pulse f is latched while is at "H". When the first clock pulse _f1 is input, the up-down counter 43 increases by one step, and
x value “150” latched to flip-flop 28
However, with the y value "50" loaded from the subtracter 35 via the AND circuit 30 and the OR circuit 34,
Execute "x-y" and output "100" as the z value. The z value "100" is compared with the y value in comparator 37 and performs "z-y" to obtain "50". Since this value is greater than '0', comparator 3
The output u value of 7 becomes "L" and is input to the AND circuits 30 and 31 via the OR circuit 33. Therefore, the AND circuit 30 to which the u value is input as is is closed (state with no output), and the AND circuit 31 to which the u value is inverted and input is open (state with output). On the other hand, the z value "100" means flip-flop 29
and is latched while clock pulse f is "H". In this case, since the output u value of the comparator 37 is "L", even if the latch pulse g is input to the AND circuit 38, it is not output from the AND circuit 38, and therefore the up-down counter ₄₃ is It remains in a state where it has only risen one step. Then, the read clock pulse h advances the address of the image signal read from the memory device by one. The address at this time is assumed to be "S ₁ ". Next, when the second clock pulse _f2 is input, the z value "100" latched in the flip-flop 29 is loaded as the x value into the subtracter 36 via the AND circuit 31 and the OR circuit 34, and becomes "x-
y" to output the z value "50" and load it into the comparator 37 and flip-flop 29. Therefore, "z-y" in comparator 37
Since the value of is "0", the output u value is "H"
Then, AND circuit 30 is opened and 31 is closed, and when latch pulse g is input, address correction signal v is output from AND circuit 38. The signal v is sent to the up-down counter 4 via the AND circuit 39, which is opened when the 100th place number set in the digital switch 25 is "1 or more".
3 is lowered by one step to cancel the rise caused by clock pulse _f2 . Therefore, the read address for the memory device does not advance, and the same address "S ₁ " as the previous time is read out redundantly. Next, when the third clock pulse _f3 is input, the adder 27 adds the m value "150" and the z value "50", and the x value "200" latched in the flip-flop 28 is added to the subtracter 27. 36 and “x
-y” is executed and outputs a z value of “150”.
At this time, the output u value of the comparator 37 is "L"
Thus, the up-down counter 43 maintains the state of being increased by one step due to the clock pulse _f3 , and the next address " _S2 " of the memory device is read out. Next, when the fourth clock pulse _f4 is input, the value loaded as the x value is "150", so the same conditions as when the first clock pulse _f1 was input are reproduced, and from then on, The above process is repeated cyclically. Appendix Table 1 is a table summarizing the above process.
Looking at the readout addresses in the rightmost column, each odd-numbered address is read out repeatedly, and as a result, the 10 sampling pixels in the original image are recorded as 15 pixels in the duplicate image, and the desired address is It is understood that a magnification of 150% is obtained.

【表】【table】

【表】 他の倍率値についても同様で、付表２以下に数
例を示す。 付表２は、拡大率140％の場合で、アドレス番
号S₁〜S₁₀の10個の画素中、S₂，S₄，S₇，S₉の４
個が重複して読みだされる。 付表３は、拡大率250％の場合で、奇数番目の
アドレスが２回、偶数番目のアドレスが３回重複
して読みだされる。 付表４は、縮小率65％の場合で、S₁からS₂₀ま
での20個のアドレス中、S₁，S₄，S₇，S₁₀，S₁₃，
S₁₆，S₁₈の７個の読みだしが省略される。[Table] The same applies to other magnification values, and some examples are shown in Appendix Table 2 and below. Attached Table 2 shows 4 pixels S ₂ , S ₄ , S ₇ , and S ₉ among 10 pixels with address numbers S ₁ to S ₁₀ when the magnification rate is 140%.
The pieces are read out repeatedly. Appendix Table 3 shows the case where the enlargement rate is 250%, and odd-numbered addresses are read out twice and even-numbered addresses are read out three times. Appendix Table 4 shows S ₁ , S ₄ , S ₇ , S ₁₀ , S ₁₃ , out of 20 addresses from S ₁ to S ₂₀ when the reduction rate is 65%.
Seven readings of S ₁₆ and S ₁₈ are omitted.

【表】【table】

【表】【table】

【表】【table】

【表】 その他の倍率値についても、同様の表を作成し
てみれば、それぞれ所望複製倍率が得られるよう
に、読みだしアドレスの重複又は省略が平均的に
分布されて行われることが理解できる。第４図の
デイジタル・スイツチ２５に３桁のものを適用し
た場合、理論的には、１〜999％の範囲で、１％
単位で複製倍率を変換することができる。 もつとも、現実の製版用カラースキヤナで複製
作業を実施する場合、極端な縮小率を設定する
と、省略される画素数が多くなつて、画質が著し
く低下して不都合であるが、一般に製版作業に要
求される50％程度までの縮小率であれば、本考案
装置を用いて、充分良質の複製画像を記録するこ
とができる。 ［考案の効果］ (1) 原画を任意の倍率で拡大又は縮小して、所望
の寸法の複製画像を記録することができる。 (2) 重複又は省略される画素が、全体の画像領域
内に自動的に平均的して分布されるため、複製
画像に歪みが生じない。 (3) デイジタル・スイツチに所望倍率値を設定す
るだけの操作で、複製倍率を１％刻みで選択で
きる。[Table] If you create a similar table for other magnification values, you will understand that the duplication or omission of read addresses is distributed evenly so that the desired replication magnification can be obtained. . If a 3-digit switch is applied to the digital switch 25 in Fig. 4, the theoretical value is 1% in the range of 1 to 999%.
Replication magnification can be converted in units. However, when copying with a color scanner for actual plate-making, setting an extreme reduction ratio increases the number of omitted pixels, which is inconvenient and causes a significant drop in image quality. If the reduction ratio is up to about 50%, it is possible to record a sufficiently high quality duplicate image using the apparatus of the present invention. [Effects of the invention] (1) An original image can be enlarged or reduced at any magnification to record a duplicate image of a desired size. (2) Overlapping or omitted pixels are automatically and evenly distributed within the entire image area, so no distortion occurs in the duplicated image. (3) The duplication magnification can be selected in 1% increments by simply setting the desired magnification value on the digital switch.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案にる倍率変換の理論を示すグラ
フ、第２図は本考案を製版用カラースキヤナに適
用した１実施例装置の概略構成図、第３図は同装
置のコントロールパルスを示すタイミング・チヤ
ート、第４図は同装置の倍率設定部及び読みだし
回路の構成図、第５図は第４図示装置の作動を示
すフローチヤートである。 １……原画、２……原画ドラム、３……感光材
料、４……記録ドラム、５……軸、６……プリ
ー、７……ベルト、８……モーター、９……ピツ
クアツプヘツド、１０……露光ヘツド、１１，１
２……送りねじ、１３，１４……駆動用パルスモ
ーター、１５……色修正及び階調修正回路、１６
……アナログ−デイジタル変換器、１７……メモ
リー装置、１８……デイジタル−アナログ変換
器、１９……記録用光源駆動回路、２０……パル
ス発生装置、２１……タイミング・コントロール
部、２２……メモリー書きこみアドレス回路、２
３……メモリー読みだしアドレス回路、２４……
倍率設定部、２５……デイジタル・スイツチ、２
６……バイナリー・コンバータ、２７……加算
器、２８，２９……デイジタル型フリツプフロツ
プ、３０，３１……アンド回路、３２……インバ
ータ、３３，３４……オア回路、３５，３６……
減算器、３７……コンパレータ、３８，３９……
アンド回路、４０……インバータ、４１……アン
ド回路、４２……オア回路、４３……アツプダウ
ン・カウンタ。 Fig. 1 is a graph showing the theory of magnification conversion according to the present invention, Fig. 2 is a schematic diagram of an embodiment of an apparatus in which the invention is applied to a color scanner for plate making, and Fig. 3 is a timing diagram showing control pulses of the apparatus.・Chart: FIG. 4 is a block diagram of the magnification setting section and readout circuit of the device, and FIG. 5 is a flowchart showing the operation of the device shown in FIG. 1... Original picture, 2... Original picture drum, 3... Photosensitive material, 4... Recording drum, 5... Shaft, 6... Pulley, 7... Belt, 8... Motor, 9... Pick up head, 10 ...Exposure head, 11,1
2... Feed screw, 13, 14... Drive pulse motor, 15... Color correction and gradation correction circuit, 16
... Analog-digital converter, 17 ... Memory device, 18 ... Digital-analog converter, 19 ... Recording light source drive circuit, 20 ... Pulse generator, 21 ... Timing control unit, 22 ... Memory write address circuit, 2
3...Memory read address circuit, 24...
Magnification setting section, 25...Digital switch, 2
6... Binary converter, 27... Adder, 28, 29... Digital flip-flop, 30, 31... AND circuit, 32... Inverter, 33, 34... OR circuit, 35, 36...
Subtractor, 37... Comparator, 38, 39...
AND circuit, 40...inverter, 41...AND circuit, 42...OR circuit, 43...up-down counter.

Claims (1)

【実用新案登録請求の範囲】 原画を光電走査して得た画像信号を、サンプリ
ングしてメモリー装置に記憶し、次いで、該メモ
リー装置から読みだして記録側走査手段を制御し
て、複製画像を記録する際に、画像信号を記憶し
た前記メモリー装置のアドレスを、所望の複製倍
率に応じて一部重複して、又は一部省略して読み
だすことにより、前記原画を倍率変換した複製画
像を記録する画像走査記録装置における倍率変換
装置において、 所要ピツチでサンプリングした画像信号を、順
次アドレスを決めて書きこみ記憶するメモリー装
置と、 記録側走査と同期し、かつ、前記画像信号のサ
ンプリング周波数と同一周波数のクロツクパルス
により、前記メモリー装置に対する読みだしアド
レスを、順次１段ずつ前進させるカンウターと、 所望の複製倍率値「ｍ（％）」と、基準倍率値
「100（％）」とに基いて、ｍ−｜ｍ〜100｜・Ｑ（た
だし、Ｑは反復演算回数を示す整数値とする）
を、前記クロツクパルスに同期して反復演算する
反復演算回路と、 該反復演算回路により反復演算した値を、その
都度、「０」値と比較して、演算値が零又は負値
となつたときに、信号を出力するコンパレータ
と、 該コンパレータの出力を受けて、前記反復演算
におけるその時の被減数を所望倍率値「ｍ」に加
算した数値を「ｍ」に代わる被減数として、前記
反復演算回路に供給する加算回路と、 同じく前記コンパレータの出力を受けて、前記
カウンターを、ｍ＞100の場合は１段階後退させ、
ｍ＜100の場合は１段階前進させる制御回路とを
備えて、 前記メモリー装置の一部重複又は省略して読み
だされるアドレスを、画像信号を記憶したメモリ
ー装置の領域に平均的に分布させるようにしてな
る画像走査記録装置における複製倍率変換装置。[Claims for Utility Model Registration] An image signal obtained by photoelectrically scanning an original image is sampled and stored in a memory device, and then read out from the memory device and controlling a recording-side scanning means to create a duplicate image. When recording, the address of the memory device that stores the image signal is read out partially overlappingly or partially omitted depending on the desired copying magnification, thereby producing a duplicated image obtained by converting the magnification of the original image. A magnification conversion device in an image scanning recording device for recording includes a memory device that sequentially writes and stores image signals sampled at a required pitch by determining addresses, and a memory device that is synchronized with the recording scanning and that is synchronized with the sampling frequency of the image signal. a counter that sequentially advances the read address for the memory device one step at a time using clock pulses of the same frequency; , m-|m~100|・Q (however, Q is an integer value indicating the number of iterative operations)
an iterative calculation circuit that iteratively calculates in synchronization with the clock pulse, and the value repeatedly calculated by the iterative calculation circuit is compared with a "0" value each time, and when the calculated value becomes zero or a negative value, a comparator that outputs a signal; and upon receiving the output of the comparator, a value obtained by adding the minuend at that time in the iterative calculation to the desired multiplication value "m" is supplied to the iterative calculation circuit as a minuend replacing "m". an adder circuit that also receives the output of the comparator and moves the counter backward by one step if m>100;
and a control circuit that advances one step when m<100, so that the addresses of the memory device that are partially overlapped or omitted are evenly distributed in the area of the memory device that stores the image signal. A duplication magnification conversion device for an image scanning and recording device constructed as described above.