JPS6310876A - Thin-out control circuit for scanning line - Google Patents
Thin-out control circuit for scanning lineInfo
- Publication number
- JPS6310876A JPS6310876A JP61155565A JP15556586A JPS6310876A JP S6310876 A JPS6310876 A JP S6310876A JP 61155565 A JP61155565 A JP 61155565A JP 15556586 A JP15556586 A JP 15556586A JP S6310876 A JPS6310876 A JP S6310876A
- Authority
- JP
- Japan
- Prior art keywords
- data
- thin
- thinning
- circuit
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005303 weighing Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
Description
【発明の詳細な説明】
（ｆ＃、梁上の利用分野〕
本発明は走査線間引き制御回路に関し、特にファクシミ
リ装置における走査線間引き制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Application on f#, Beam) The present invention relates to a scanning line thinning control circuit, and particularly to a scanning line thinning control circuit in a facsimile machine.
従来の走査１１間引き制御回路では、間引き制御はソフ
トウェアによりプログラムで処理しているか、又は、ハ
ードウェアで処理するかのいずれかの方法で行われてい
た。In the conventional scan 11 thinning control circuit, thinning control is performed either by a software program or by hardware.
上述した従来の走査線間引き制御回路は、ソフトウェア
のプログラムによる方法では高速処理ができないという
欠点があり、ハードウェアによる方法では走査線を間引
く割合を任意に変更できないという欠点がある。The conventional scanning line thinning control circuit described above has the disadvantage that high-speed processing cannot be performed using a software program, and the disadvantage that the ratio of scanning lines to be thinned out cannot be arbitrarily changed using a hardware method.
本発明の目的は、任意の間引き割合を指定でき、かつ、
高速で処理できる走査線の間引き制御回路を提供するこ
とにある。An object of the present invention is to be able to specify an arbitrary thinning ratio, and
An object of the present invention is to provide a scanning line thinning control circuit that can perform high-speed processing.
本発明の走査線間引き制御回路は、所定の重みづけを有
する走査線ごとの重み情報と現在の間引き指定数である
現在数値データとを入力し所定の演算を行う第１の演算
回路と、該第１の演算回路からの出力データが１以上か
Ｏ以下かを判定し該判定結果に基づき間引き指定情報選
択信号を出力する判定回路と、前記間引き指定情報選択
信号に応じて前記第１の演算回路からの出力データが１
以上のときＯを選択しＯ以下のとき予め設定される間引
き指定情報を選択するセレクタと、該セレクタの出力デ
ータと前記第１の演算回路の出力データとを入力して所
定の演算を行い前記現在数値データを出力する第２の演
算回路と、前記現在数値データ゛を格納し前記走査線ご
との重み情報と同期して出力するワークレジスタとを含
んで構成される。The scanning line thinning control circuit of the present invention includes a first calculation circuit that inputs weight information for each scanning line having a predetermined weighting and current numerical data that is the current specified number of thinnings, and performs a predetermined calculation; a determination circuit that determines whether the output data from the first arithmetic circuit is greater than or equal to 1 or less than or equal to O, and outputs a thinning designation information selection signal based on the determination result; The output data from the circuit is 1
A selector that selects O when above and selects preset thinning designation information when below O, inputs the output data of the selector and the output data of the first arithmetic circuit, performs a predetermined arithmetic operation, and performs the predetermined arithmetic operation. It is configured to include a second arithmetic circuit that outputs current numerical data, and a work register that stores the current numerical data and outputs it in synchronization with the weight information for each scanning line.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
第１図において、１は走査線ごとの重みづけを示す重み
情報１００が入力される重みレジスタ、２は予め設定さ
れる間引き指定情報が入力される初期値レジスタ、３は
入力される間引き判定データ１０２がＯ以下か１以上か
の判定を行い、その判定結果に基づき間引き指定情報選
択信号１０４を出力する判定回路、４は間引き指定情報
選択信号ＩＯ・１に応じて間引き指定情報が０のいずれ
かを選択し間引きデータ１０３を出力するセレクタ、５
は重み情報１００から１を減算し間引き指定情報選択信
号１０４に応じて間引き指定を行う制御回路、１０は現
在の間引き指定数である現在数値データ１０１から重み
情報１００を減算し、間引き判定データ１０２を出力す
る第１の演算回路、２０は間引きデータ１０３と間引き
判定データ１０２とを加算して現在数値デー／ｙ１ｏ１
を出力する第２の演算回路、６は現在数値データ１゜ｌ
をメインクロック１１０でラッチするワークレジスタで
ある。In FIG. 1, 1 is a weight register into which weight information 100 indicating weighting for each scanning line is input, 2 is an initial value register into which preset thinning designation information is input, and 3 is thinning judgment data to be input. A determination circuit 102 determines whether the decimation specification information is 0 or less or 1 or more, and outputs the decimation specification information selection signal 104 based on the judgment result, and 4 determines whether the decimation specification information is 0 according to the decimation specification information selection signal IO. a selector 5 that selects the data and outputs the thinned data 103;
10 is a control circuit that subtracts 1 from weight information 100 and specifies thinning according to the thinning specification information selection signal 104; 10 is a control circuit that subtracts weight information 100 from current numerical data 101, which is the current specified number of thinning, and thinning judgment data 102; The first arithmetic circuit 20 that outputs the thinning data 103 and the thinning judgment data 102 adds the current numerical data /y1o1
6 is the current numerical data 1゜l
This is a work register that latches with the main clock 110.
第２図は第１図に示す実施例の動作を説明するためのタ
イム図である。FIG. 2 is a time chart for explaining the operation of the embodiment shown in FIG. 1.
以下に、第１図の実施例の動作について第２図を参照し
て説明する。The operation of the embodiment shown in FIG. 1 will be explained below with reference to FIG. 2.
始めに、初期値レジスタ２に４がセットされたとする。First, it is assumed that 4 is set in the initial value register 2.
４がセットされたことは走査線が４ライン来た時１ライ
ン間引くことを示す。The setting of 4 indicates that one line is thinned out when four scanning lines arrive.
次に、初期値レジスタ２の値はワークレジスタ６に移さ
れる。最初に転送される走査線データがファインモード
（以下、Ｆモードと記す）の場合、走査線の重み情報１
００を１とする。ここで、重み情報とは走査線ごとの内
容によって定義される数値を表わし、本実施例ではＦモ
ードのときの重み情報を１とし、標準モード（以下、Ｓ
モードと記す）のときの重み情報を２とする。Next, the value of the initial value register 2 is transferred to the work register 6. If the first scanning line data to be transferred is in fine mode (hereinafter referred to as F mode), scanning line weight information 1
00 is set to 1. Here, the weight information represents a numerical value defined by the content of each scanning line, and in this embodiment, the weight information in the F mode is set to 1, and the weight information in the standard mode (hereinafter referred to as S
mode), the weight information is set to 2.
ワークレジスタ６からの現在数値データ１０１が４で重
み情報１００が１であるから演算回路１０は４−１の減
算を行い、間引き判定データ１０２として３を判定回路
３に供給する。判定回路３は間引き判定データ１０２が
１以上であるから、間引き指定情報選択信号１０４を低
レベルとし、セレクタ４は間引きデータ１０３としてＯ
を選択する。演算回路２０は間引き判定データ１０２の
３と間引きデータ１０３のＯとを加算し、現在数値デー
タ１０１として３を出力しワークレジスタ６にセットす
る。Since the current numerical data 101 from the work register 6 is 4 and the weight information 100 is 1, the arithmetic circuit 10 subtracts 4-1 and supplies 3 as thinning determination data 102 to the determination circuit 3. Since the thinning determination data 102 is 1 or more, the determination circuit 3 sets the thinning designation information selection signal 104 to a low level, and the selector 4 selects O as the thinning data 103.
Select. The arithmetic circuit 20 adds 3 of the thinning determination data 102 and O of the thinning data 103, outputs 3 as the current numerical data 101, and sets it in the work register 6.
次に転送される走査線データがＳモードの場合、即ち、
走査線の重み情報１００が２であるから、演算回路１０
からの間引き判定データ１０２は３−２＝１となり、従
って、演算回路２０がらの現在数値データ１０１は１＋
Ｏ＝１となりワークレジスタ６にはｌがセットされる。If the scanning line data to be transferred next is in S mode, that is,
Since the weight information 100 of the scanning line is 2, the calculation circuit 10
The thinning judgment data 102 from 3-2=1, and therefore the current numerical data 101 from the arithmetic circuit 20 is 1+
O=1 and l is set in the work register 6.
次に転送される走査線データがＳモードの場合、演算回
路１０からの間引き判定データ１０２は１−２＝−１と
なり、判定回路３は間引き判定データ１０２が０以下で
あると判定し間引き指定情報選択信号１０４を高レベル
とする。セレクタ４は初期値レジスタ２からの間引き指
定情報を選択し、間引きデータ１０３として４を出力す
るので、演算回路２０は−１＋４の加算を行い、ワーク
レジスタ６に３がセットされる。同時に、制御回路５か
らＳモードの重み情報１００の２から１を減算した重み
情報１００が１であるＦモードに変換することを指示す
るモード変換指示信号１０５が出力される。When the scanning line data to be transferred next is S mode, the thinning judgment data 102 from the arithmetic circuit 10 becomes 1-2=-1, and the judgment circuit 3 judges that the thinning judgment data 102 is less than or equal to 0 and specifies thinning. The information selection signal 104 is set to high level. Since the selector 4 selects the thinning designation information from the initial value register 2 and outputs 4 as the thinning data 103, the arithmetic circuit 20 performs addition of -1+4, and 3 is set in the work register 6. At the same time, the control circuit 5 outputs a mode conversion instruction signal 105 instructing to convert to the F mode in which the weight information 100 obtained by subtracting 1 from 2 of the weight information 100 of the S mode is 1.
次に転送される走査線データがＳモードの場合は、演算
回路１０からの間引き判定データ１０２は３−２＝１と
なり、１以上であるから、演算回路２０からの現在数値
データ１０１は１＋Ｏ＝１となり、ワークレジスタ６に
は１がセットされる。When the scanning line data to be transferred next is S mode, the thinning determination data 102 from the arithmetic circuit 10 is 3-2=1, which is greater than 1, so the current numerical data 101 from the arithmetic circuit 20 is 1+O=1. 1, and 1 is set in the work register 6.
次に転送される走査線データがＦモードの場合、演算回
路１０からの間引き判定データ１０２は１−１＝Ｏとな
り、０以下のため判定回路３からの間引き指定情報選択
信号１０４が高レベルとなり、セレクタ４は初期値レジ
スタ２からの間引き指定情報を選択し、間引きデータ１
０３として４を出力する。第２の演算回路２０はＯ＋４
の加算を行い、ワークレジスタ６に４がセットされる。When the scanning line data to be transferred next is in F mode, the thinning determination data 102 from the arithmetic circuit 10 becomes 1-1=O, and since it is less than 0, the thinning designation information selection signal 104 from the determining circuit 3 becomes high level. , the selector 4 selects the thinning specification information from the initial value register 2, and selects the thinning data 1 from the initial value register 2.
Outputs 4 as 03. The second arithmetic circuit 20 is O+4
, and 4 is set in the work register 6.
同時に、制御回路５からＦモードの重み情報１００の１
から１を減算した、Ｆモードの走査線を間引き指定する
間引き指示信号１０６が出力される。At the same time, 1 of the F mode weight information 100 is sent from the control circuit 5.
A decimation instruction signal 106 that specifies decimation of the F mode scanning line is output by subtracting 1 from .
上記した処理を繰返すことにより、所定の重みづけを有
する走査線を間引くことが可能となる。By repeating the above process, it becomes possible to thin out scanning lines having a predetermined weighting.
以上説明したように本発明の走査線の間引き制御回路は
、２個の演算回路を組合せ制御することにより、所定の
重みづけを有する走査線を間引くことができるという効
果がある。更に、間引き指定情報を設定する初期値レジ
スタの設定値を指定周期で変更することにより、更に多
くの間引き割合分指定できるという効果もある。As described above, the scanning line thinning control circuit of the present invention has the advantage that scanning lines having a predetermined weighting can be thinned out by controlling the combination of two arithmetic circuits. Furthermore, by changing the set value of the initial value register for setting thinning specification information at specified intervals, there is an effect that even more thinning ratios can be specified.
第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例の動作を説明するためのタイム図である。
１・・・重みレジスタ、２・・・初期値レジスタ、３・
・・判定回路、４・・・セレクタ、５・・・制御回路、
６・・・ワークレジスタ、１０．２０・・・演算回路、
１００・・・重み情報、１０１・・・現在数値データ、
１０２・・・間引き判定データ、１０３・・・間引きデ
ータ、１０４・・・間引き指定情報選択信号、１０５・
・・モード変換指示信号、１０６・・・間引き指示信号
、１１０・・・メインクロック。
）１旧FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
FIG. 3 is a time chart for explaining the operation of the embodiment shown in the figure. 1... Weight register, 2... Initial value register, 3...
... Judgment circuit, 4... Selector, 5... Control circuit,
6...Work register, 10.20... Arithmetic circuit,
100... Weight information, 101... Current numerical data,
102... Thinning determination data, 103... Thinning data, 104... Thinning designation information selection signal, 105...
...Mode conversion instruction signal, 106... Thinning-out instruction signal, 110... Main clock. )1 old
Claims (1)
間引き指定数である現在数値データとを入力し所定の演
算を行う第１の演算回路と、該第１の演算回路からの出
力データが１以上か０以下かを判定し該判定結果に基づ
き間引き指定情報選択信号を出力する判定回路と、前記
間引き指定情報選択信号に応じて前記第１の演算回路か
らの出力データが１以上のとき０を選択し０以下のとき
予め設定される間引き指定情報を選択するセレクタと、
該セレクタの出力データと前記第１の演算回路の出力デ
ータとを入力して所定の演算を行い前記現在数値データ
を出力する第２の演算回路と、前記現在数値データを格
納し前記走査線ごとの重み情報と同期して出力するワー
クレジスタとを含むことを特徴とする走査線間引き制御
回路。a first arithmetic circuit that inputs weight information for each scanning line having predetermined weighting and current numerical data that is a current specified number of thinnings, and performs a predetermined arithmetic operation; and output data from the first arithmetic circuit. a determination circuit that determines whether it is greater than or equal to 1 or less than or equal to 0 and outputs a thinning designation information selection signal based on the determination result; and when output data from the first arithmetic circuit is equal to or greater than 1 in response to the thinning designation information selection signal. a selector that selects 0 and selects thinning specification information that is set in advance when the number is 0 or less;
a second arithmetic circuit that inputs the output data of the selector and the output data of the first arithmetic circuit, performs a predetermined arithmetic operation, and outputs the current numerical data; 1. A scanning line thinning control circuit comprising: a work register that outputs weight information in synchronization with weight information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155565A JPS6310876A (en) | 1986-07-01 | 1986-07-01 | Thin-out control circuit for scanning line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155565A JPS6310876A (en) | 1986-07-01 | 1986-07-01 | Thin-out control circuit for scanning line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6310876A true JPS6310876A (en) | 1988-01-18 |
Family
ID=15608830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155565A Pending JPS6310876A (en) | 1986-07-01 | 1986-07-01 | Thin-out control circuit for scanning line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310876A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5465601A (en) * | 1977-11-01 | 1979-05-26 | Dainippon Screen Mfg | Method and device for changing magnfication of duplication in image scanning recorder |
| JPS5639532A (en) * | 1979-08-01 | 1981-04-15 | Xerox Corp | Image contraction*expansion device and method therefor |
| JPS59214377A (en) * | 1983-05-19 | 1984-12-04 | Matsushita Electric Ind Co Ltd | Picture data processor |
-
1986
- 1986-07-01 JP JP61155565A patent/JPS6310876A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5465601A (en) * | 1977-11-01 | 1979-05-26 | Dainippon Screen Mfg | Method and device for changing magnfication of duplication in image scanning recorder |
| JPS5639532A (en) * | 1979-08-01 | 1981-04-15 | Xerox Corp | Image contraction*expansion device and method therefor |
| JPS59214377A (en) * | 1983-05-19 | 1984-12-04 | Matsushita Electric Ind Co Ltd | Picture data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3070744B2 (en) | Vector processing equipment | |
| JPH0778785B2 (en) | Processor selection method | |
| US5506796A (en) | Digital signal processing circuit selectively operable in either a normal or a pseudorandom noise generative mode | |
| US5428756A (en) | Pipelined computer with control of instruction advance | |
| JPH0552989B2 (en) | ||
| JPS6310876A (en) | Thin-out control circuit for scanning line | |
| JP3995131B2 (en) | Data output circuit | |
| JPH10145350A (en) | Interconnection circuit | |
| JP2776785B2 (en) | Serial data transfer device | |
| JPH02185131A (en) | Counter device | |
| JPH06187169A (en) | Multi-task executing device | |
| JPS63143624A (en) | Multi-point analog signal input system | |
| JP2574539B2 (en) | Semiconductor device | |
| JPH09128241A (en) | Method and apparatus for arrangement with reference to belonging function value of language input value of fuzzy logic processor | |
| JPH0934629A (en) | Coordinate input device | |
| JPH01149105A (en) | Sequence control multiplexing circuit | |
| JPH02171812A (en) | Operating speed increasing circuit for processor having no wait state function | |
| JPS6197777A (en) | Interruption processing circuit | |
| JPS6220060A (en) | Priority selection control circuit | |
| JPH03107225A (en) | Frame aligner circuit | |
| JPS61105923A (en) | Device for eliminating isolation point of signal | |
| JPS62297944A (en) | Interruption competition control circuit | |
| JPH07302152A (en) | Coordinate detecting method for coordinate input device | |
| JPS5916469A (en) | Digital signal switching circuit | |
| JPH0573297A (en) | Microcomputer |