JPS6037829A - Ａ／ｄコンバ−タ - Google Patents
Ａ／ｄコンバ−タInfo
- Publication number
- JPS6037829A JPS6037829A JP14625083A JP14625083A JPS6037829A JP S6037829 A JPS6037829 A JP S6037829A JP 14625083 A JP14625083 A JP 14625083A JP 14625083 A JP14625083 A JP 14625083A JP S6037829 A JPS6037829 A JP S6037829A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- charging
- signal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/54—Input signal sampled and held with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータ（ＣＰＵ）と組合せて
使用する積分型のＡ／Ｄコンバータに関し、特にノイズ
等による負電圧入力時の対策を施したものである。
使用する積分型のＡ／Ｄコンバータに関し、特にノイズ
等による負電圧入力時の対策を施したものである。
ＣＰＵと組合せて使用する積分型のＡ／Ｄコンバータは
、第１図（ａ）に示すように、アナログ入力電圧Ｖｉｎ
を時間幅に変換する電圧一時間幅変換部（狭義のＡ／Ｄ
変換部）１０をＣＰＵ２０の外部に接続する。そして、
ＣＰＵ２０が開始信号Ｓ′ＦＴの前縁で充電開始を指示
したらアナログ電圧Ｖｉｎでコンデンサを充電し、その
後肢信号の後縁で放電開始を指示したら該コンデンサの
電荷を定電流で放電してその電圧が所定値以下になった
ら終了信号ＳＴＰを出してＣＰＵ２０に割込み（ｉＲＱ
）をかける。割込みを受けたＣＰＵ２０は放電指示から
信号ＳＴＰまでの時間幅が電圧Ｖｉｎの振幅に相当する
のでそれをデジタル値に変換した後、次の変換開始を指
示する。同図（ｂ）がその割込み処理ルーチンである。
、第１図（ａ）に示すように、アナログ入力電圧Ｖｉｎ
を時間幅に変換する電圧一時間幅変換部（狭義のＡ／Ｄ
変換部）１０をＣＰＵ２０の外部に接続する。そして、
ＣＰＵ２０が開始信号Ｓ′ＦＴの前縁で充電開始を指示
したらアナログ電圧Ｖｉｎでコンデンサを充電し、その
後肢信号の後縁で放電開始を指示したら該コンデンサの
電荷を定電流で放電してその電圧が所定値以下になった
ら終了信号ＳＴＰを出してＣＰＵ２０に割込み（ｉＲＱ
）をかける。割込みを受けたＣＰＵ２０は放電指示から
信号ＳＴＰまでの時間幅が電圧Ｖｉｎの振幅に相当する
のでそれをデジタル値に変換した後、次の変換開始を指
示する。同図（ｂ）がその割込み処理ルーチンである。
第２図は従来の変換部１０の具体例で、１１は多チ中ネ
ル（ＣＨ）のアナログ電圧Ｖｉｎを選択ずるマルチプレ
クサ（ＭＰＸ） 、１２はＣＰＵ２０からのチャネル（
ＣＨ）指定をデコードしてＭＰＸｌ、１に選択信号を送
るデコーダ、Ｃばアナログ電圧Ｖｉｎで充電されるコン
デンサ、１３ばその充電電荷を定電流ＩＲで放電するト
ランジスタ（定電流源）、１４ばコンデンサＣの充電電
圧Ｖｃを所定値ＶＢＥ２と比較して終了信号ＳＴＰを発
生ずるコンパレータ、ＶＢＥＩ はＶ ｉｎ＝ ＯＶで
もＶｃ＞０とするようにＶｉｎに重畳されるバイアス電
圧、１５ばＣＰＵ２０からの開始信号ＳＴＴが有効（第
３図の例ではＬ）な期間オンとなり、コンデンサＣに対
する充電径路を作るスイッチ、１６はバッファである。
ル（ＣＨ）のアナログ電圧Ｖｉｎを選択ずるマルチプレ
クサ（ＭＰＸ） 、１２はＣＰＵ２０からのチャネル（
ＣＨ）指定をデコードしてＭＰＸｌ、１に選択信号を送
るデコーダ、Ｃばアナログ電圧Ｖｉｎで充電されるコン
デンサ、１３ばその充電電荷を定電流ＩＲで放電するト
ランジスタ（定電流源）、１４ばコンデンサＣの充電電
圧Ｖｃを所定値ＶＢＥ２と比較して終了信号ＳＴＰを発
生ずるコンパレータ、ＶＢＥＩ はＶ ｉｎ＝ ＯＶで
もＶｃ＞０とするようにＶｉｎに重畳されるバイアス電
圧、１５ばＣＰＵ２０からの開始信号ＳＴＴが有効（第
３図の例ではＬ）な期間オンとなり、コンデンサＣに対
する充電径路を作るスイッチ、１６はバッファである。
第３図は正常時の動作波形である。開始信号Ｓ１゛Ｔの
前縁（本例では立下り）は充電指示で、これによりスイ
ッチ１５が閉じるとコンデンサＣはＶ ｃ ＝ Ｖ ｉ
ｎ＋ＶＢＥＩ になるまで充電される。その後信号ＳＴ
Ｔが立上ると放電指示になり、スイッチ１５が開いてコ
ンデンサＣの電荷は定電流ＩＲで放電される。コンパレ
ータ１４ ハＶ ｃ ＞ Ｖ ＢＨ３で出力ＳＴＰをＨ
（ハイ）とし、やがてコンデンサＣの放電でＶ Ｃ＜
’Ｊ ＢＢ；２になると出力Ｓ Ｔ ＰをＬ（ロー）に
する。ＣＰＵ２０への割込みとして有効なのはこの信号
ＳＴＰの立下りである。つまり、ＣＰＵ２０は信号ＳＴ
Ｔの立上りから信号ＳＴＰの立下りまでの時間Ｔｘをカ
ウントしてアナログ電圧Ｖｉｎに対応したデジタル値を
得る。但し、この時間Ｔｘにはバイアス電圧ＶＢＨＩ
の放電時間Ｔｏが含まれるので、基準電圧ＶＲを変換し
た時間幅ＴＲとの比でＶＢＥＩ の影響を取り除く。
前縁（本例では立下り）は充電指示で、これによりスイ
ッチ１５が閉じるとコンデンサＣはＶ ｃ ＝ Ｖ ｉ
ｎ＋ＶＢＥＩ になるまで充電される。その後信号ＳＴ
Ｔが立上ると放電指示になり、スイッチ１５が開いてコ
ンデンサＣの電荷は定電流ＩＲで放電される。コンパレ
ータ１４ ハＶ ｃ ＞ Ｖ ＢＨ３で出力ＳＴＰをＨ
（ハイ）とし、やがてコンデンサＣの放電でＶ Ｃ＜
’Ｊ ＢＢ；２になると出力Ｓ Ｔ ＰをＬ（ロー）に
する。ＣＰＵ２０への割込みとして有効なのはこの信号
ＳＴＰの立下りである。つまり、ＣＰＵ２０は信号ＳＴ
Ｔの立上りから信号ＳＴＰの立下りまでの時間Ｔｘをカ
ウントしてアナログ電圧Ｖｉｎに対応したデジタル値を
得る。但し、この時間Ｔｘにはバイアス電圧ＶＢＨＩ
の放電時間Ｔｏが含まれるので、基準電圧ＶＲを変換し
た時間幅ＴＲとの比でＶＢＥＩ の影響を取り除く。
（Ｖｉｎ＋ＶＢＥＩ ＶＢＥ２ ） ｘＣ−ＩＲｘＴｘ
・（ｔｌ（ＶＲ＋ＶＢＥＩ ＶＢＥ２）ＸＣ＝ＩＲＸＴ
Ｒ・（２＋（０＋ＶＢＥＩ ＶＢＥ２）ＸＣ＝ＩＲＸＴ
Ｏ−−・・−＋３１Ｖｉｎ Ｔｘ−Ｔ。
・（ｔｌ（ＶＲ＋ＶＢＥＩ ＶＢＥ２）ＸＣ＝ＩＲＸＴ
Ｒ・（２＋（０＋ＶＢＥＩ ＶＢＥ２）ＸＣ＝ＩＲＸＴ
Ｏ−−・・−＋３１Ｖｉｎ Ｔｘ−Ｔ。
ＶＲＴＲ−Ｔ ｏ ””゛（４）
ところで、上述したＡ／Ｄコンバータの欠点は、変換部
１０への入力Ｖｉｎがノイズ等の影響で負になり、終了
信号ＳＴＰが発生しない場合にＣＰ Ｕ３Ｏの処理が永
久に終了しない点である。第４図はこの説明図で、＋ａ
ｌは入力ＶｉｎがＶＢＥ２ ＶＢＥＩ（くＯ）以下では
Ａ／Ｄ変換不能であることを示している。ｆｂｌはその
ときの波形図で、Ｖ Ｃ＜ ＶＢＥ２であることから信
号ＳＴＰが常にＬでＣＰＵ２０への割込みに有効なＨ−
Ｌへの変化（立下り）が生じないことを示している。
１０への入力Ｖｉｎがノイズ等の影響で負になり、終了
信号ＳＴＰが発生しない場合にＣＰ Ｕ３Ｏの処理が永
久に終了しない点である。第４図はこの説明図で、＋ａ
ｌは入力ＶｉｎがＶＢＥ２ ＶＢＥＩ（くＯ）以下では
Ａ／Ｄ変換不能であることを示している。ｆｂｌはその
ときの波形図で、Ｖ Ｃ＜ ＶＢＥ２であることから信
号ＳＴＰが常にＬでＣＰＵ２０への割込みに有効なＨ−
Ｌへの変化（立下り）が生じないことを示している。
従来はこの様な事態を避けるために、ＣＰＵ２０側で時
間監視をして一定時間内に信号ＳＴＰによる割込みがか
からなければ再度開始信号ＳＴＴを送出するようにして
いる。しかし、この場合には一定時間待つ必要があるの
で即応性に欠け、またソフトウェアも複雑になる欠点が
ある。
間監視をして一定時間内に信号ＳＴＰによる割込みがか
からなければ再度開始信号ＳＴＴを送出するようにして
いる。しかし、この場合には一定時間待つ必要があるの
で即応性に欠け、またソフトウェアも複雑になる欠点が
ある。
本発明は、電圧一時間幅変換部側のハード構成で上述し
た問題点を解決し、當にＣＰＵ側に対して終了信号ＳＴ
Ｐによる割込みをかけるようにするものである。
た問題点を解決し、當にＣＰＵ側に対して終了信号ＳＴ
Ｐによる割込みをかけるようにするものである。
本発明は、マイクロコンピュータからの充電指示でアナ
ログ入力電圧をコンデンサに充電し、その後肢マイクロ
コンピュータからの放電指示を受けたら該コンデンサの
電荷を定電流で放電して、該コンデンサの電圧が所定値
まで低下したら終了信号を発生して該マイクロコンピュ
ータにＷ１１込みをかける電圧一時間幅変換部を備え、
該時間幅をマイクロコンピュータ側でデジタル値に変換
するようにしてなるＡ／Ｄコンバータにおいて、前記変
換部側に前記所定値を越える電圧値の充電源を設け、そ
して前記充電指示を受けたら前記コンデンサに対し該充
電源を接続し、且つ前記放電指示を受けたら該充電源を
切り離すようにしてなることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。
ログ入力電圧をコンデンサに充電し、その後肢マイクロ
コンピュータからの放電指示を受けたら該コンデンサの
電荷を定電流で放電して、該コンデンサの電圧が所定値
まで低下したら終了信号を発生して該マイクロコンピュ
ータにＷ１１込みをかける電圧一時間幅変換部を備え、
該時間幅をマイクロコンピュータ側でデジタル値に変換
するようにしてなるＡ／Ｄコンバータにおいて、前記変
換部側に前記所定値を越える電圧値の充電源を設け、そ
して前記充電指示を受けたら前記コンデンサに対し該充
電源を接続し、且つ前記放電指示を受けたら該充電源を
切り離すようにしてなることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。
第５図は本発明の原理説明図で、負電圧入力時のコンデ
ンサ充電電圧Ｖｃを ＶＢＥＩ ≧Ｖ ｃ ＞ ＶＢＥ２ となるように充電する基準電圧ＶＢＥ３を示している。
ンサ充電電圧Ｖｃを ＶＢＥＩ ≧Ｖ ｃ ＞ ＶＢＥ２ となるように充電する基準電圧ＶＢＥ３を示している。
第６図は本発明の一実施例を示す構成図で、電圧一時間
幅変換部１０だけを示すものである。本例は第２図の構
成にスイッチ１７ （スイッチ１５と連動する）、スイ
ッチ１８、コンパレータ１９を追加したものである。コ
ンパレータ１９はコンデンサＣの電圧Ｖｃを上記の電圧
ＶＢＥ３と比較し、Ｖ Ｃ＜ Ｖ ＢＥ ３である期間
は充電源■Ｒにつながるスイッチ１８をオンにしておく
。開始信号ＳＴＴがＬである充電期間はスイッチ１５．
１７は共にオンであるので、コンデンサＣはＶ Ｃ−Ｖ
ＢＥ３となるまでは無条件に（Ｖ ｉｎによらず）充
電される。
幅変換部１０だけを示すものである。本例は第２図の構
成にスイッチ１７ （スイッチ１５と連動する）、スイ
ッチ１８、コンパレータ１９を追加したものである。コ
ンパレータ１９はコンデンサＣの電圧Ｖｃを上記の電圧
ＶＢＥ３と比較し、Ｖ Ｃ＜ Ｖ ＢＥ ３である期間
は充電源■Ｒにつながるスイッチ１８をオンにしておく
。開始信号ＳＴＴがＬである充電期間はスイッチ１５．
１７は共にオンであるので、コンデンサＣはＶ Ｃ−Ｖ
ＢＥ３となるまでは無条件に（Ｖ ｉｎによらず）充
電される。
この後ばＶ ｉｎ＋ Ｖ ＢＥＩがＶＢＥ３より高けれ
ばＶｃ＝ Ｖ ｉｎ＋ Ｖ ＢＥＩ になるまで充電さ
れる。これに対ｉ、Ｖｉｎ＜Ｏでも第７図に実線で示す
ようにＶｃ＝ＶＢＴＥ３ ＞ＶＢＥ２までは充電される
ので、信号ＳＴＰの立下りによる割込みは確実に行うこ
とができる。同図の破線は第２図の回路によるものであ
る。
ばＶｃ＝ Ｖ ｉｎ＋ Ｖ ＢＥＩ になるまで充電さ
れる。これに対ｉ、Ｖｉｎ＜Ｏでも第７図に実線で示す
ようにＶｃ＝ＶＢＴＥ３ ＞ＶＢＥ２までは充電される
ので、信号ＳＴＰの立下りによる割込みは確実に行うこ
とができる。同図の破線は第２図の回路によるものであ
る。
このＶＢＥ３による時間ＴｘはＶＢＥＩに対応する時間
′１゛Ｄよりは短かいので、ＣＰＵ２０側は久方ＶｉＯ
異當と判定できる。このようにしても正常時にはＶＢＩ
Ｅ３の影響はないので、これが変換誤差の原因となるこ
とはない。
′１゛Ｄよりは短かいので、ＣＰＵ２０側は久方ＶｉＯ
異當と判定できる。このようにしても正常時にはＶＢＩ
Ｅ３の影響はないので、これが変換誤差の原因となるこ
とはない。
以上述べたように本発明によれば、マイクロコンピュー
タと組合せて使用する積分型のＡ／Ｄコンハークに、負
のアナログ電圧が入力したときでもマイクロコンピュー
タの処理が停止することがない利点がある。
タと組合せて使用する積分型のＡ／Ｄコンハークに、負
のアナログ電圧が入力したときでもマイクロコンピュー
タの処理が停止することがない利点がある。
第１図はマイクロコンピュータと組合せて使用するＡ／
Ｄコン八−への概略説明図、第２図は電圧一時間幅変換
部の従来例を示す構成図、第３図は正常時の動作波形図
、第４図は異常時の説明図、第５図は本発明の原理説明
図、第６図は本発明の一実施例を示す電圧一時間幅変換
部の構成図、第７図はその動作波形図である・ 図中、１０は電圧一時間幅変換部、１３は定電流源、１
４．１９はコンパレータ、１５．１７゜１８はスイッチ
、Ｃはコンデンサ、２０はマイクロコンピュータである
。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
Ｄコン八−への概略説明図、第２図は電圧一時間幅変換
部の従来例を示す構成図、第３図は正常時の動作波形図
、第４図は異常時の説明図、第５図は本発明の原理説明
図、第６図は本発明の一実施例を示す電圧一時間幅変換
部の構成図、第７図はその動作波形図である・ 図中、１０は電圧一時間幅変換部、１３は定電流源、１
４．１９はコンパレータ、１５．１７゜１８はスイッチ
、Ｃはコンデンサ、２０はマイクロコンピュータである
。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
Claims (1)
- マイクロコンピュータからの充電指示でアナログ入力電
圧をコンデンサに充電し、その後肢マイクロコンピュー
タからの放電指示を受けたら該コンデンサの電荷を定電
流で放電して、該コンデンサの電圧が所定値まで低下し
たら終了信号を発生して該マイクロコンピュータに割込
みをかける電圧一時間幅変換部を備え、該時間幅をマイ
クロコンピュータ側でデジタル値に変換するようにして
なるＡ／Ｄコンバータにおいて、前記変換部側に前記所
定値を越える電圧値の充電源を設け、そして１）１１記
充電指示を受けたら前記コンデンサに対し該充電源を接
続し、且つ前記放電指示を受けたら該充電源を切り離す
ようにしてなることを特徴とするＡ／Ｄコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625083A JPS6037829A (ja) | 1983-08-10 | 1983-08-10 | Ａ／ｄコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625083A JPS6037829A (ja) | 1983-08-10 | 1983-08-10 | Ａ／ｄコンバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037829A true JPS6037829A (ja) | 1985-02-27 |
Family
ID=15403485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14625083A Pending JPS6037829A (ja) | 1983-08-10 | 1983-08-10 | Ａ／ｄコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037829A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104321A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | Ａ／ｄコンバ−タ |
| JPS62112222U (ja) * | 1985-12-28 | 1987-07-17 |
-
1983
- 1983-08-10 JP JP14625083A patent/JPS6037829A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104321A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | Ａ／ｄコンバ−タ |
| JPH02895B2 (ja) * | 1985-10-31 | 1990-01-09 | Tokyo Shibaura Electric Co | |
| JPS62112222U (ja) * | 1985-12-28 | 1987-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060098366A1 (en) | Battery protecting circuit | |
| JPS6037829A (ja) | Ａ／ｄコンバ−タ | |
| GB1585144A (en) | Circuit arrangement for line recognition of a television signal | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| US4780888A (en) | Method and arrangement for disturbance-proof recognition of data contained in data signals | |
| JPS6351574B2 (ja) | ||
| US6963194B2 (en) | Analog signal measuring device and method | |
| US6985821B2 (en) | Apparatus for calculating an effective voltage | |
| JP2001217094A (ja) | 直流除電器の制御方法及び制御装置 | |
| JP2001160756A (ja) | アナログ・デジタル変換器 | |
| US7106387B2 (en) | Keyed clamp circuit | |
| JP2647683B2 (ja) | 電解コンデンサのショート検出装置 | |
| JPH0652870B2 (ja) | Ａ／ｄコンバ−タ | |
| JPS54105583A (en) | Peak detection circuit | |
| JPS606589B2 (ja) | カラ−撮像装置 | |
| JPS60135771A (ja) | ピ−ク値検出装置 | |
| JPS5694835A (en) | A/d converter | |
| JP2503796B2 (ja) | 電池充電装置の充電検出回路 | |
| SU991614A2 (ru) | Умножитель частоты следовани импульсов | |
| JPS56169969A (en) | Synchronisum separation circuit | |
| KR940004911A (ko) | 배터리 충전 제어방법 | |
| JPH034139B2 (ja) | ||
| JPH11237413A (ja) | 瞬時電圧低下検出回路 | |
| JPS63282622A (ja) | 光測定装置 | |
| JPS63145915A (ja) | 入力信号変換装置 |