JPS6037829A - A/dコンバ−タ - Google Patents
A/dコンバ−タInfo
- Publication number
- JPS6037829A JPS6037829A JP14625083A JP14625083A JPS6037829A JP S6037829 A JPS6037829 A JP S6037829A JP 14625083 A JP14625083 A JP 14625083A JP 14625083 A JP14625083 A JP 14625083A JP S6037829 A JPS6037829 A JP S6037829A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- charging
- signal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/54—Input signal sampled and held with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータ(CPU)と組合せて
使用する積分型のA/Dコンバータに関し、特にノイズ
等による負電圧入力時の対策を施したものである。
使用する積分型のA/Dコンバータに関し、特にノイズ
等による負電圧入力時の対策を施したものである。
CPUと組合せて使用する積分型のA/Dコンバータは
、第1図(a)に示すように、アナログ入力電圧Vin
を時間幅に変換する電圧一時間幅変換部(狭義のA/D
変換部)10をCPU20の外部に接続する。そして、
CPU20が開始信号S′FTの前縁で充電開始を指示
したらアナログ電圧Vinでコンデンサを充電し、その
後肢信号の後縁で放電開始を指示したら該コンデンサの
電荷を定電流で放電してその電圧が所定値以下になった
ら終了信号STPを出してCPU20に割込み(iRQ
)をかける。割込みを受けたCPU20は放電指示から
信号STPまでの時間幅が電圧Vinの振幅に相当する
のでそれをデジタル値に変換した後、次の変換開始を指
示する。同図(b)がその割込み処理ルーチンである。
、第1図(a)に示すように、アナログ入力電圧Vin
を時間幅に変換する電圧一時間幅変換部(狭義のA/D
変換部)10をCPU20の外部に接続する。そして、
CPU20が開始信号S′FTの前縁で充電開始を指示
したらアナログ電圧Vinでコンデンサを充電し、その
後肢信号の後縁で放電開始を指示したら該コンデンサの
電荷を定電流で放電してその電圧が所定値以下になった
ら終了信号STPを出してCPU20に割込み(iRQ
)をかける。割込みを受けたCPU20は放電指示から
信号STPまでの時間幅が電圧Vinの振幅に相当する
のでそれをデジタル値に変換した後、次の変換開始を指
示する。同図(b)がその割込み処理ルーチンである。
第2図は従来の変換部10の具体例で、11は多チ中ネ
ル(CH)のアナログ電圧Vinを選択ずるマルチプレ
クサ(MPX) 、12はCPU20からのチャネル(
CH)指定をデコードしてMPXl、1に選択信号を送
るデコーダ、Cばアナログ電圧Vinで充電されるコン
デンサ、13ばその充電電荷を定電流IRで放電するト
ランジスタ(定電流源)、14ばコンデンサCの充電電
圧Vcを所定値VBE2と比較して終了信号STPを発
生ずるコンパレータ、VBEI はV in= OVで
もVc>0とするようにVinに重畳されるバイアス電
圧、15ばCPU20からの開始信号STTが有効(第
3図の例ではL)な期間オンとなり、コンデンサCに対
する充電径路を作るスイッチ、16はバッファである。
ル(CH)のアナログ電圧Vinを選択ずるマルチプレ
クサ(MPX) 、12はCPU20からのチャネル(
CH)指定をデコードしてMPXl、1に選択信号を送
るデコーダ、Cばアナログ電圧Vinで充電されるコン
デンサ、13ばその充電電荷を定電流IRで放電するト
ランジスタ(定電流源)、14ばコンデンサCの充電電
圧Vcを所定値VBE2と比較して終了信号STPを発
生ずるコンパレータ、VBEI はV in= OVで
もVc>0とするようにVinに重畳されるバイアス電
圧、15ばCPU20からの開始信号STTが有効(第
3図の例ではL)な期間オンとなり、コンデンサCに対
する充電径路を作るスイッチ、16はバッファである。
第3図は正常時の動作波形である。開始信号S1゛Tの
前縁(本例では立下り)は充電指示で、これによりスイ
ッチ15が閉じるとコンデンサCはV c = V i
n+VBEI になるまで充電される。その後信号ST
Tが立上ると放電指示になり、スイッチ15が開いてコ
ンデンサCの電荷は定電流IRで放電される。コンパレ
ータ14 ハV c > V BH3で出力STPをH
(ハイ)とし、やがてコンデンサCの放電でV C<
’J BB;2になると出力S T PをL(ロー)に
する。CPU20への割込みとして有効なのはこの信号
STPの立下りである。つまり、CPU20は信号ST
Tの立上りから信号STPの立下りまでの時間Txをカ
ウントしてアナログ電圧Vinに対応したデジタル値を
得る。但し、この時間Txにはバイアス電圧VBHI
の放電時間Toが含まれるので、基準電圧VRを変換し
た時間幅TRとの比でVBEI の影響を取り除く。
前縁(本例では立下り)は充電指示で、これによりスイ
ッチ15が閉じるとコンデンサCはV c = V i
n+VBEI になるまで充電される。その後信号ST
Tが立上ると放電指示になり、スイッチ15が開いてコ
ンデンサCの電荷は定電流IRで放電される。コンパレ
ータ14 ハV c > V BH3で出力STPをH
(ハイ)とし、やがてコンデンサCの放電でV C<
’J BB;2になると出力S T PをL(ロー)に
する。CPU20への割込みとして有効なのはこの信号
STPの立下りである。つまり、CPU20は信号ST
Tの立上りから信号STPの立下りまでの時間Txをカ
ウントしてアナログ電圧Vinに対応したデジタル値を
得る。但し、この時間Txにはバイアス電圧VBHI
の放電時間Toが含まれるので、基準電圧VRを変換し
た時間幅TRとの比でVBEI の影響を取り除く。
(Vin+VBEI VBE2 ) xC−IRxTx
・(tl(VR+VBEI VBE2)XC=IRXT
R・(2+(0+VBEI VBE2)XC=IRXT
O−−・・−+31Vin Tx−T。
・(tl(VR+VBEI VBE2)XC=IRXT
R・(2+(0+VBEI VBE2)XC=IRXT
O−−・・−+31Vin Tx−T。
VRTR−T o ””゛(4)
ところで、上述したA/Dコンバータの欠点は、変換部
10への入力Vinがノイズ等の影響で負になり、終了
信号STPが発生しない場合にCP U3Oの処理が永
久に終了しない点である。第4図はこの説明図で、+a
lは入力VinがVBE2 VBEI(くO)以下では
A/D変換不能であることを示している。fblはその
ときの波形図で、V C< VBE2であることから信
号STPが常にLでCPU20への割込みに有効なH−
Lへの変化(立下り)が生じないことを示している。
10への入力Vinがノイズ等の影響で負になり、終了
信号STPが発生しない場合にCP U3Oの処理が永
久に終了しない点である。第4図はこの説明図で、+a
lは入力VinがVBE2 VBEI(くO)以下では
A/D変換不能であることを示している。fblはその
ときの波形図で、V C< VBE2であることから信
号STPが常にLでCPU20への割込みに有効なH−
Lへの変化(立下り)が生じないことを示している。
従来はこの様な事態を避けるために、CPU20側で時
間監視をして一定時間内に信号STPによる割込みがか
からなければ再度開始信号STTを送出するようにして
いる。しかし、この場合には一定時間待つ必要があるの
で即応性に欠け、またソフトウェアも複雑になる欠点が
ある。
間監視をして一定時間内に信号STPによる割込みがか
からなければ再度開始信号STTを送出するようにして
いる。しかし、この場合には一定時間待つ必要があるの
で即応性に欠け、またソフトウェアも複雑になる欠点が
ある。
本発明は、電圧一時間幅変換部側のハード構成で上述し
た問題点を解決し、當にCPU側に対して終了信号ST
Pによる割込みをかけるようにするものである。
た問題点を解決し、當にCPU側に対して終了信号ST
Pによる割込みをかけるようにするものである。
本発明は、マイクロコンピュータからの充電指示でアナ
ログ入力電圧をコンデンサに充電し、その後肢マイクロ
コンピュータからの放電指示を受けたら該コンデンサの
電荷を定電流で放電して、該コンデンサの電圧が所定値
まで低下したら終了信号を発生して該マイクロコンピュ
ータにW11込みをかける電圧一時間幅変換部を備え、
該時間幅をマイクロコンピュータ側でデジタル値に変換
するようにしてなるA/Dコンバータにおいて、前記変
換部側に前記所定値を越える電圧値の充電源を設け、そ
して前記充電指示を受けたら前記コンデンサに対し該充
電源を接続し、且つ前記放電指示を受けたら該充電源を
切り離すようにしてなることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。
ログ入力電圧をコンデンサに充電し、その後肢マイクロ
コンピュータからの放電指示を受けたら該コンデンサの
電荷を定電流で放電して、該コンデンサの電圧が所定値
まで低下したら終了信号を発生して該マイクロコンピュ
ータにW11込みをかける電圧一時間幅変換部を備え、
該時間幅をマイクロコンピュータ側でデジタル値に変換
するようにしてなるA/Dコンバータにおいて、前記変
換部側に前記所定値を越える電圧値の充電源を設け、そ
して前記充電指示を受けたら前記コンデンサに対し該充
電源を接続し、且つ前記放電指示を受けたら該充電源を
切り離すようにしてなることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。
第5図は本発明の原理説明図で、負電圧入力時のコンデ
ンサ充電電圧Vcを VBEI ≧V c > VBE2 となるように充電する基準電圧VBE3を示している。
ンサ充電電圧Vcを VBEI ≧V c > VBE2 となるように充電する基準電圧VBE3を示している。
第6図は本発明の一実施例を示す構成図で、電圧一時間
幅変換部10だけを示すものである。本例は第2図の構
成にスイッチ17 (スイッチ15と連動する)、スイ
ッチ18、コンパレータ19を追加したものである。コ
ンパレータ19はコンデンサCの電圧Vcを上記の電圧
VBE3と比較し、V C< V BE 3である期間
は充電源■Rにつながるスイッチ18をオンにしておく
。開始信号STTがLである充電期間はスイッチ15.
17は共にオンであるので、コンデンサCはV C−V
BE3となるまでは無条件に(V inによらず)充
電される。
幅変換部10だけを示すものである。本例は第2図の構
成にスイッチ17 (スイッチ15と連動する)、スイ
ッチ18、コンパレータ19を追加したものである。コ
ンパレータ19はコンデンサCの電圧Vcを上記の電圧
VBE3と比較し、V C< V BE 3である期間
は充電源■Rにつながるスイッチ18をオンにしておく
。開始信号STTがLである充電期間はスイッチ15.
17は共にオンであるので、コンデンサCはV C−V
BE3となるまでは無条件に(V inによらず)充
電される。
この後ばV in+ V BEIがVBE3より高けれ
ばVc= V in+ V BEI になるまで充電さ
れる。これに対i、Vin<Oでも第7図に実線で示す
ようにVc=VBTE3 >VBE2までは充電される
ので、信号STPの立下りによる割込みは確実に行うこ
とができる。同図の破線は第2図の回路によるものであ
る。
ばVc= V in+ V BEI になるまで充電さ
れる。これに対i、Vin<Oでも第7図に実線で示す
ようにVc=VBTE3 >VBE2までは充電される
ので、信号STPの立下りによる割込みは確実に行うこ
とができる。同図の破線は第2図の回路によるものであ
る。
このVBE3による時間TxはVBEIに対応する時間
′1゛Dよりは短かいので、CPU20側は久方ViO
異當と判定できる。このようにしても正常時にはVBI
E3の影響はないので、これが変換誤差の原因となるこ
とはない。
′1゛Dよりは短かいので、CPU20側は久方ViO
異當と判定できる。このようにしても正常時にはVBI
E3の影響はないので、これが変換誤差の原因となるこ
とはない。
以上述べたように本発明によれば、マイクロコンピュー
タと組合せて使用する積分型のA/Dコンハークに、負
のアナログ電圧が入力したときでもマイクロコンピュー
タの処理が停止することがない利点がある。
タと組合せて使用する積分型のA/Dコンハークに、負
のアナログ電圧が入力したときでもマイクロコンピュー
タの処理が停止することがない利点がある。
第1図はマイクロコンピュータと組合せて使用するA/
Dコン八−への概略説明図、第2図は電圧一時間幅変換
部の従来例を示す構成図、第3図は正常時の動作波形図
、第4図は異常時の説明図、第5図は本発明の原理説明
図、第6図は本発明の一実施例を示す電圧一時間幅変換
部の構成図、第7図はその動作波形図である・ 図中、10は電圧一時間幅変換部、13は定電流源、1
4.19はコンパレータ、15.17゜18はスイッチ
、Cはコンデンサ、20はマイクロコンピュータである
。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
Dコン八−への概略説明図、第2図は電圧一時間幅変換
部の従来例を示す構成図、第3図は正常時の動作波形図
、第4図は異常時の説明図、第5図は本発明の原理説明
図、第6図は本発明の一実施例を示す電圧一時間幅変換
部の構成図、第7図はその動作波形図である・ 図中、10は電圧一時間幅変換部、13は定電流源、1
4.19はコンパレータ、15.17゜18はスイッチ
、Cはコンデンサ、20はマイクロコンピュータである
。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
Claims (1)
- マイクロコンピュータからの充電指示でアナログ入力電
圧をコンデンサに充電し、その後肢マイクロコンピュー
タからの放電指示を受けたら該コンデンサの電荷を定電
流で放電して、該コンデンサの電圧が所定値まで低下し
たら終了信号を発生して該マイクロコンピュータに割込
みをかける電圧一時間幅変換部を備え、該時間幅をマイ
クロコンピュータ側でデジタル値に変換するようにして
なるA/Dコンバータにおいて、前記変換部側に前記所
定値を越える電圧値の充電源を設け、そして1)11記
充電指示を受けたら前記コンデンサに対し該充電源を接
続し、且つ前記放電指示を受けたら該充電源を切り離す
ようにしてなることを特徴とするA/Dコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14625083A JPS6037829A (ja) | 1983-08-10 | 1983-08-10 | A/dコンバ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14625083A JPS6037829A (ja) | 1983-08-10 | 1983-08-10 | A/dコンバ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6037829A true JPS6037829A (ja) | 1985-02-27 |
Family
ID=15403485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14625083A Pending JPS6037829A (ja) | 1983-08-10 | 1983-08-10 | A/dコンバ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6037829A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104321A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | A/dコンバ−タ |
JPS62112222U (ja) * | 1985-12-28 | 1987-07-17 |
-
1983
- 1983-08-10 JP JP14625083A patent/JPS6037829A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104321A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | A/dコンバ−タ |
JPH02895B2 (ja) * | 1985-10-31 | 1990-01-09 | Tokyo Shibaura Electric Co | |
JPS62112222U (ja) * | 1985-12-28 | 1987-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060098366A1 (en) | Battery protecting circuit | |
JPS6037829A (ja) | A/dコンバ−タ | |
GB1585144A (en) | Circuit arrangement for line recognition of a television signal | |
JPH11271366A (ja) | 電圧低下検出装置 | |
US4780888A (en) | Method and arrangement for disturbance-proof recognition of data contained in data signals | |
JPS6351574B2 (ja) | ||
US6963194B2 (en) | Analog signal measuring device and method | |
US6985821B2 (en) | Apparatus for calculating an effective voltage | |
JP2001217094A (ja) | 直流除電器の制御方法及び制御装置 | |
JP2001160756A (ja) | アナログ・デジタル変換器 | |
US7106387B2 (en) | Keyed clamp circuit | |
JP2647683B2 (ja) | 電解コンデンサのショート検出装置 | |
JPH0652870B2 (ja) | A/dコンバ−タ | |
JPS54105583A (en) | Peak detection circuit | |
JPS606589B2 (ja) | カラ−撮像装置 | |
JPS60135771A (ja) | ピ−ク値検出装置 | |
JPS5694835A (en) | A/d converter | |
JP2503796B2 (ja) | 電池充電装置の充電検出回路 | |
SU991614A2 (ru) | Умножитель частоты следовани импульсов | |
JPS56169969A (en) | Synchronisum separation circuit | |
KR940004911A (ko) | 배터리 충전 제어방법 | |
JPH034139B2 (ja) | ||
JPH11237413A (ja) | 瞬時電圧低下検出回路 | |
JPS63282622A (ja) | 光測定装置 | |
JPS63145915A (ja) | 入力信号変換装置 |