JPS6037829A - Analog-digital converter - Google Patents

Abstract

PURPOSE:To prevent the stop of processing at the input of a negative voltage by providing a charging source charging a capacitor when the voltage of the charging capacitor is a prescribed value. CONSTITUTION:An input signal Vin inputted via a multiplexer 11 charges a capacitor C at the front edge of a conversion start signal STT from a CPU (not shown). Then a switch 15 is turned off at the rear edge of the start signal STT, a transistor (TR)13 is turned on and the capacitor C is discharged by a constant current IR. When the charging voltage attains to a prescribed voltage, an interruption signal STP is outputted to the CPU from a comparator 14 and the CPU obtains a digital value depending on the time from the start of charging to the interruption signal STP. Since the signal Vc is a prescribed voltage or below when the input signal Vin is a negative voltage, the comparator 19 is operated, a switch 18 is turned on and the capacitor C is charged, then the stop of processing to be caused by that no interruption signal is obtained does not occurs.

Description

【発明の詳細な説明】 本発明は、マイクロコンピュータ（ＣＰＵ）と組合せて
使用する積分型のＡ／Ｄコンバータに関し、特にノイズ
等による負電圧入力時の対策を施したものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integral type A/D converter used in combination with a microcomputer (CPU), and particularly takes measures against negative voltage input due to noise or the like.

ＣＰＵと組合せて使用する積分型のＡ／Ｄコンバータは
、第１図（ａ）に示すように、アナログ入力電圧Ｖｉｎ
を時間幅に変換する電圧一時間幅変換部（狭義のＡ／Ｄ
変換部）１０をＣＰＵ２０の外部に接続する。そして、
ＣＰＵ２０が開始信号Ｓ′ＦＴの前縁で充電開始を指示
したらアナログ電圧Ｖｉｎでコンデンサを充電し、その
後肢信号の後縁で放電開始を指示したら該コンデンサの
電荷を定電流で放電してその電圧が所定値以下になった
ら終了信号ＳＴＰを出してＣＰＵ２０に割込み（ｉＲＱ
）をかける。割込みを受けたＣＰＵ２０は放電指示から
信号ＳＴＰまでの時間幅が電圧Ｖｉｎの振幅に相当する
のでそれをデジタル値に変換した後、次の変換開始を指
示する。同図（ｂ）がその割込み処理ルーチンである。As shown in Fig. 1(a), the integral type A/D converter used in combination with the CPU has an analog input voltage Vin.
Voltage-to-time width converter (A/D in the narrow sense)
The conversion unit) 10 is connected to the outside of the CPU 20. and,
When the CPU 20 instructs to start charging at the leading edge of the start signal S'FT, the capacitor is charged with the analog voltage Vin, and when the CPU 20 instructs to start discharging at the trailing edge of the hindlimb signal, the charge in the capacitor is discharged with a constant current to increase the voltage. When the value of
)multiply. The CPU 20 receiving the interrupt converts the time width from the discharge instruction to the signal STP into a digital value since it corresponds to the amplitude of the voltage Vin, and then instructs the start of the next conversion. FIG. 6(b) shows the interrupt processing routine.

第２図は従来の変換部１０の具体例で、１１は多チ中ネ
ル（ＣＨ）のアナログ電圧Ｖｉｎを選択ずるマルチプレ
クサ（ＭＰＸ）　、１２はＣＰＵ２０からのチャネル（
ＣＨ）指定をデコードしてＭＰＸｌ、１に選択信号を送
るデコーダ、Ｃばアナログ電圧Ｖｉｎで充電されるコン
デンサ、１３ばその充電電荷を定電流ＩＲで放電するト
ランジスタ（定電流源）、１４ばコンデンサＣの充電電
圧Ｖｃを所定値ＶＢＥ２と比較して終了信号ＳＴＰを発
生ずるコンパレータ、ＶＢＥＩ　はＶ　ｉｎ＝　ＯＶで
もＶｃ＞０とするようにＶｉｎに重畳されるバイアス電
圧、１５ばＣＰＵ２０からの開始信号ＳＴＴが有効（第
３図の例ではＬ）な期間オンとなり、コンデンサＣに対
する充電径路を作るスイッチ、１６はバッファである。FIG. 2 shows a specific example of the conventional conversion unit 10, where 11 is a multiplexer (MPX) that selects the analog voltage Vin of a multichannel channel (CH), and 12 is a multiplexer (MPX) that selects the analog voltage Vin of a multi-channel channel (CH).
CH) A decoder that decodes the designation and sends a selection signal to MPXl, 1, C a capacitor that is charged with the analog voltage Vin, 13 a transistor (constant current source) that discharges its charge with a constant current IR, 14 a capacitor A comparator that compares the charging voltage Vc of C with a predetermined value VBE2 and generates a termination signal STP, VBEI is a bias voltage superimposed on Vin so that Vc>0 even when Vin=OV, and 15 is a start signal from the CPU 20. A switch 16 is a buffer that is turned on while STT is valid (L in the example of FIG. 3) and creates a charging path for the capacitor C.

第３図は正常時の動作波形である。開始信号Ｓ１゛Ｔの
前縁（本例では立下り）は充電指示で、これによりスイ
ッチ１５が閉じるとコンデンサＣはＶ　ｃ　＝　Ｖ　ｉ
ｎ＋ＶＢＥＩ　になるまで充電される。その後信号ＳＴ
Ｔが立上ると放電指示になり、スイッチ１５が開いてコ
ンデンサＣの電荷は定電流ＩＲで放電される。コンパレ
ータ１４　ハＶ　ｃ　＞　Ｖ　ＢＨ３で出力ＳＴＰをＨ
（ハイ）とし、やがてコンデンサＣの放電でＶ　Ｃ＜　
’Ｊ　ＢＢ；２になると出力Ｓ　Ｔ　ＰをＬ（ロー）に
する。ＣＰＵ２０への割込みとして有効なのはこの信号
ＳＴＰの立下りである。つまり、ＣＰＵ２０は信号ＳＴ
Ｔの立上りから信号ＳＴＰの立下りまでの時間Ｔｘをカ
ウントしてアナログ電圧Ｖｉｎに対応したデジタル値を
得る。但し、この時間Ｔｘにはバイアス電圧ＶＢＨＩ　
の放電時間Ｔｏが含まれるので、基準電圧ＶＲを変換し
た時間幅ＴＲとの比でＶＢＥＩ　の影響を取り除く。FIG. 3 shows operating waveforms during normal operation. The leading edge (falling edge in this example) of the start signal S1゛T is a charge instruction, and when the switch 15 is closed, the capacitor C becomes V c = V i
It is charged until it reaches n+VBEI. Then signal ST
When T rises, a discharge instruction is issued, the switch 15 is opened, and the charge in the capacitor C is discharged with a constant current IR. Comparator 14 V c > V Set output STP to H with BH3
(high), and eventually the discharge of capacitor C causes V C<
'J BB; When it becomes 2, output S T P is set to L (low). It is the fall of this signal STP that is effective as an interrupt to the CPU 20. In other words, the CPU 20 uses the signal ST
The time Tx from the rise of T to the fall of signal STP is counted to obtain a digital value corresponding to analog voltage Vin. However, during this time Tx, the bias voltage VBHI
Since the discharge time To is included, the influence of VBEI is removed by the ratio to the time width TR obtained by converting the reference voltage VR.

（Ｖｉｎ＋ＶＢＥＩ　ＶＢＥ２　）　ｘＣ−ＩＲｘＴｘ
・（ｔｌ（ＶＲ＋ＶＢＥＩ　ＶＢＥ２）ＸＣ＝ＩＲＸＴ
Ｒ・（２＋（０＋ＶＢＥＩ　ＶＢＥ２）ＸＣ＝ＩＲＸＴ
Ｏ−−・・−＋３１Ｖｉｎ　Ｔｘ−Ｔ。(Vin+VBEI VBE2) xC-IRxTx
・(tl(VR+VBEI VBE2)XC=IRXT
R・(2+(0+VBEI VBE2)XC=IRXT
O--...-+31Vin Tx-T.

ＶＲＴＲ−Ｔ　ｏ　””゛（４） ところで、上述したＡ／Ｄコンバータの欠点は、変換部
１０への入力Ｖｉｎがノイズ等の影響で負になり、終了
信号ＳＴＰが発生しない場合にＣＰ　Ｕ３Ｏの処理が永
久に終了しない点である。第４図はこの説明図で、＋ａ
ｌは入力ＶｉｎがＶＢＥ２　ＶＢＥＩ（くＯ）以下では
Ａ／Ｄ変換不能であることを示している。ｆｂｌはその
ときの波形図で、Ｖ　Ｃ＜　ＶＢＥ２であることから信
号ＳＴＰが常にＬでＣＰＵ２０への割込みに有効なＨ−
Ｌへの変化（立下り）が生じないことを示している。VRTR-T o "" (4) By the way, the drawback of the above-mentioned A/D converter is that when the input Vin to the conversion unit 10 becomes negative due to the influence of noise etc. and the termination signal STP is not generated, the CPU 3O The point is that the process does not end forever. Figure 4 is an explanatory diagram of this, +a
l indicates that A/D conversion is not possible when the input Vin is less than VBE2 VBEI (kuO). fbl is the waveform diagram at that time. Since V C < VBE2, the signal STP is always L and H- is effective for interrupting the CPU 20.
This shows that no change (fall) to L occurs.

従来はこの様な事態を避けるために、ＣＰＵ２０側で時
間監視をして一定時間内に信号ＳＴＰによる割込みがか
からなければ再度開始信号ＳＴＴを送出するようにして
いる。しかし、この場合には一定時間待つ必要があるの
で即応性に欠け、またソフトウェアも複雑になる欠点が
ある。Conventionally, in order to avoid such a situation, the CPU 20 side monitors the time and sends out the start signal STT again if no interrupt is generated by the signal STP within a certain period of time. However, in this case, it is necessary to wait for a certain period of time, so there is a drawback that responsiveness is lacking and the software is also complicated.

本発明は、電圧一時間幅変換部側のハード構成で上述し
た問題点を解決し、當にＣＰＵ側に対して終了信号ＳＴ
Ｐによる割込みをかけるようにするものである。The present invention solves the above-mentioned problems with the hardware configuration on the voltage-to-time width converter side, and provides an end signal ST to the CPU side.
This is to cause an interrupt by P.

本発明は、マイクロコンピュータからの充電指示でアナ
ログ入力電圧をコンデンサに充電し、その後肢マイクロ
コンピュータからの放電指示を受けたら該コンデンサの
電荷を定電流で放電して、該コンデンサの電圧が所定値
まで低下したら終了信号を発生して該マイクロコンピュ
ータにＷ１１込みをかける電圧一時間幅変換部を備え、
該時間幅をマイクロコンピュータ側でデジタル値に変換
するようにしてなるＡ／Ｄコンバータにおいて、前記変
換部側に前記所定値を越える電圧値の充電源を設け、そ
して前記充電指示を受けたら前記コンデンサに対し該充
電源を接続し、且つ前記放電指示を受けたら該充電源を
切り離すようにしてなることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。The present invention charges a capacitor with an analog input voltage in response to a charge instruction from a microcomputer, and upon receiving a discharge instruction from a hindlimb microcomputer, discharges the charge in the capacitor with a constant current, so that the voltage of the capacitor reaches a predetermined value. a voltage-to-time width converter that generates a termination signal when the voltage drops to 1000 Hz and applies a W11 signal to the microcomputer;
In an A/D converter configured to convert the time width into a digital value on the microcomputer side, a charging source with a voltage value exceeding the predetermined value is provided on the conversion section side, and when the charging instruction is received, the capacitor is The charging source is connected to the battery, and the charging source is disconnected when the discharging instruction is received. This will be explained in detail below with reference to the illustrated embodiment.

第５図は本発明の原理説明図で、負電圧入力時のコンデ
ンサ充電電圧Ｖｃを ＶＢＥＩ　≧Ｖ　ｃ　＞　ＶＢＥ２ となるように充電する基準電圧ＶＢＥ３を示している。FIG. 5 is a diagram explaining the principle of the present invention, and shows a reference voltage VBE3 for charging the capacitor charging voltage Vc when a negative voltage is input so that VBEI≧Vc>VBE2.

第６図は本発明の一実施例を示す構成図で、電圧一時間
幅変換部１０だけを示すものである。本例は第２図の構
成にスイッチ１７　（スイッチ１５と連動する）、スイ
ッチ１８、コンパレータ１９を追加したものである。コ
ンパレータ１９はコンデンサＣの電圧Ｖｃを上記の電圧
ＶＢＥ３と比較し、Ｖ　Ｃ＜　Ｖ　ＢＥ　３である期間
は充電源■Ｒにつながるスイッチ１８をオンにしておく
。開始信号ＳＴＴがＬである充電期間はスイッチ１５．
１７は共にオンであるので、コンデンサＣはＶ　Ｃ−Ｖ
　ＢＥ３となるまでは無条件に（Ｖ　ｉｎによらず）充
電される。FIG. 6 is a block diagram showing one embodiment of the present invention, showing only the voltage-to-time width converter 10. In FIG. In this example, a switch 17 (interlocked with switch 15), a switch 18, and a comparator 19 are added to the configuration shown in FIG. The comparator 19 compares the voltage Vc of the capacitor C with the above-mentioned voltage VBE3, and keeps the switch 18 connected to the charging source ■R on during the period when V C < V BE 3. During the charging period when the start signal STT is L, switch 15.
17 are both on, so the capacitor C is V C-V
It is charged unconditionally (regardless of V in) until it reaches BE3.

この後ばＶ　ｉｎ＋　Ｖ　ＢＥＩがＶＢＥ３より高けれ
ばＶｃ＝　Ｖ　ｉｎ＋　Ｖ　ＢＥＩ　になるまで充電さ
れる。これに対ｉ、Ｖｉｎ＜Ｏでも第７図に実線で示す
ようにＶｃ＝ＶＢＴＥ３　＞ＶＢＥ２までは充電される
ので、信号ＳＴＰの立下りによる割込みは確実に行うこ
とができる。同図の破線は第２図の回路によるものであ
る。After this, if V in+V BEI is higher than VBE3, charging is performed until Vc=V in+ V BEI. On the other hand, even when i and Vin<O, charging is performed until Vc=VBTE3>VBE2, as shown by the solid line in FIG. 7, so that an interrupt due to the fall of the signal STP can be reliably performed. The broken lines in the figure are based on the circuit of FIG. 2.

このＶＢＥ３による時間ＴｘはＶＢＥＩに対応する時間
′１゛Ｄよりは短かいので、ＣＰＵ２０側は久方ＶｉＯ
異當と判定できる。このようにしても正常時にはＶＢＩ
Ｅ３の影響はないので、これが変換誤差の原因となるこ
とはない。This time Tx due to VBE3 is shorter than the time '1'D corresponding to VBEI, so the CPU 20 side
It can be determined that it is abnormal. Even if this is done, the VBI during normal operation
Since there is no effect of E3, this will not cause conversion errors.

以上述べたように本発明によれば、マイクロコンピュー
タと組合せて使用する積分型のＡ／Ｄコンハークに、負
のアナログ電圧が入力したときでもマイクロコンピュー
タの処理が停止することがない利点がある。As described above, according to the present invention, there is an advantage that the processing of the microcomputer does not stop even when a negative analog voltage is input to the integral type A/D converter used in combination with the microcomputer.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はマイクロコンピュータと組合せて使用するＡ／
Ｄコン八−への概略説明図、第２図は電圧一時間幅変換
部の従来例を示す構成図、第３図は正常時の動作波形図
、第４図は異常時の説明図、第５図は本発明の原理説明
図、第６図は本発明の一実施例を示す電圧一時間幅変換
部の構成図、第７図はその動作波形図である・ 図中、１０は電圧一時間幅変換部、１３は定電流源、１
４．１９はコンパレータ、１５．１７゜１８はスイッチ
、Ｃはコンデンサ、２０はマイクロコンピュータである
。 出　願　人　富士通テン株式会社 代理人弁理士　青　柳　稔Figure 1 shows an A/C used in combination with a microcomputer.
2 is a configuration diagram showing a conventional example of a voltage-to-time width converter, FIG. 3 is an operating waveform diagram during normal operation, and FIG. 4 is an explanatory diagram for abnormal conditions. Fig. 5 is a diagram explaining the principle of the present invention, Fig. 6 is a configuration diagram of a voltage-to-time width converter showing an embodiment of the present invention, and Fig. 7 is an operating waveform diagram thereof. Time width converter, 13 is a constant current source, 1
4.19 is a comparator, 15.17°18 is a switch, C is a capacitor, and 20 is a microcomputer. Applicant: Minoru Aoyagi, Patent Attorney, Fujitsu Ten Limited

Claims (1)

【特許請求の範囲】[Claims] マイクロコンピュータからの充電指示でアナログ入力電
圧をコンデンサに充電し、その後肢マイクロコンピュー
タからの放電指示を受けたら該コンデンサの電荷を定電
流で放電して、該コンデンサの電圧が所定値まで低下し
たら終了信号を発生して該マイクロコンピュータに割込
みをかける電圧一時間幅変換部を備え、該時間幅をマイ
クロコンピュータ側でデジタル値に変換するようにして
なるＡ／Ｄコンバータにおいて、前記変換部側に前記所
定値を越える電圧値の充電源を設け、そして１）１１記
充電指示を受けたら前記コンデンサに対し該充電源を接
続し、且つ前記放電指示を受けたら該充電源を切り離す
ようにしてなることを特徴とするＡ／Ｄコンバータ。The capacitor is charged with the analog input voltage in response to a charging instruction from the microcomputer, and when a discharging instruction is received from the hindlimb microcomputer, the charge in the capacitor is discharged with a constant current, and the process ends when the voltage of the capacitor drops to a predetermined value. In an A/D converter, the A/D converter is provided with a voltage-to-time width conversion section that generates a signal to interrupt the microcomputer, and the time width is converted into a digital value on the microcomputer side. A charging source with a voltage value exceeding a predetermined value is provided, and 1) when receiving the charging instruction described in 11, connect the charging source to the capacitor, and disconnect the charging source when receiving the discharging instruction. An A/D converter featuring: