JPS6035537A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6035537A JPS6035537A JP14475383A JP14475383A JPS6035537A JP S6035537 A JPS6035537 A JP S6035537A JP 14475383 A JP14475383 A JP 14475383A JP 14475383 A JP14475383 A JP 14475383A JP S6035537 A JPS6035537 A JP S6035537A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal wiring
- signal wires
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路に関する６
半導体集状回路は大規模化が進むにつれて、パターンの
微細化、多層化及び回路のダイナミック化が進んでいる
。第１図（ａｔΦ）は１例としてＭＯ８型集積回路の平
面図とそのＡ−Ａ断面図を示す。
微細化、多層化及び回路のダイナミック化が進んでいる
。第１図（ａｔΦ）は１例としてＭＯ８型集積回路の平
面図とそのＡ−Ａ断面図を示す。
ここで、ｌは信号線を形成する金属配＃層、２はグラン
ド線を形成する金属配線層、３はトランジスタのソース
、ドレインを形成するＮ型拡散層、４は金属配線層ｌと
多結晶シリコン層６とのコンタクト、５は金属配線７１
ｉと拡散層３とのコンタクト、６はトランジスタのゲー
トを形成する多結晶シリコン層、７はトランジスタのゲ
ートや層間絶縁膜を形成するシリコンの酸化膜、８はバ
シベーショ／と呼ばれる保護膜層で、通常はシリコンの
酸化膜、窒化膜、リンガラス等が使われる。９はシリコ
ン基板である。
ド線を形成する金属配線層、３はトランジスタのソース
、ドレインを形成するＮ型拡散層、４は金属配線層ｌと
多結晶シリコン層６とのコンタクト、５は金属配線７１
ｉと拡散層３とのコンタクト、６はトランジスタのゲー
トを形成する多結晶シリコン層、７はトランジスタのゲ
ートや層間絶縁膜を形成するシリコンの酸化膜、８はバ
シベーショ／と呼ばれる保護膜層で、通常はシリコンの
酸化膜、窒化膜、リンガラス等が使われる。９はシリコ
ン基板である。
従来、信号線の容量ｔま金属配線層とウェーハ基板や、
拡散層、ゲートの多結晶シリコン層との間の容量が王で
あったが、パターンの微細化が進むにつれて金属配線層
相互の間の容量が増加している。
拡散層、ゲートの多結晶シリコン層との間の容量が王で
あったが、パターンの微細化が進むにつれて金属配線層
相互の間の容量が増加している。
すなわちパターンの微細化が進むと、金属配線層間隔が
小さくなるが、各層の厚さ１金属配線のエレクトロマイ
グレーション等の信頼性の確保のためあまり変化しない
。たとえば２５６Ｋ メモリ程度ではパシベーションが
１〜２μｍ、金属配線層の幅が３〜４μｍ２間隔が２μ
ｍ、厚さが１μｍ。
小さくなるが、各層の厚さ１金属配線のエレクトロマイ
グレーション等の信頼性の確保のためあまり変化しない
。たとえば２５６Ｋ メモリ程度ではパシベーションが
１〜２μｍ、金属配線層の幅が３〜４μｍ２間隔が２μ
ｍ、厚さが１μｍ。
金属配線層と基板との距離がｌ ｔｔｍ位である。基板
には厚さ２μｍ８度の空乏層が形成されるから、実際の
金属配線層から導電性の基板までは３μｍ程度となる。
には厚さ２μｍ８度の空乏層が形成されるから、実際の
金属配線層から導電性の基板までは３μｍ程度となる。
従って隣接信号線間は信号線の上下のパシベーションや
空乏層の絶縁帯を通して電気力線が増加するので、隣接
信号線間の容量が増加する。この例では、一本当りの信
号線の総容量−の５０％位は隣接信号線間の容Ｍとなる
。このため、他の信号線の電位を急激に変化させた場合
、ダイナミック回路ではフローティング電位の信号線に
は大きな雑音を生じる欠点があった。
空乏層の絶縁帯を通して電気力線が増加するので、隣接
信号線間の容量が増加する。この例では、一本当りの信
号線の総容量−の５０％位は隣接信号線間の容Ｍとなる
。このため、他の信号線の電位を急激に変化させた場合
、ダイナミック回路ではフローティング電位の信号線に
は大きな雑音を生じる欠点があった。
本発明は従来のもののこのような欠点を除去し、信号線
相互間の容量を減少させた半導体集積回路を提供するも
のである。
相互間の容量を減少させた半導体集積回路を提供するも
のである。
本発明によると信号線層の上層あるいは下層に絶縁層を
介して、低抵抗で定電源に接続された導電板を有するこ
とを特徴とする半導体集積回路が得られる。
介して、低抵抗で定電源に接続された導電板を有するこ
とを特徴とする半導体集積回路が得られる。
以下本発明の実施例を図面を参照して説明する。
第２図（ａ）（ｂ）に本発明の一実施例の平面図と七〇
Ｂ−Ｂ断面図を示す。ここで１は信号線を形成する第１
層目の金属配線層、２はグランド１１ｔ位を印加された
第１層目の金属配線層、３はトランジスタのソース・ド
レインを形成するＮ型拡散層、４は第１層目の金属配線
層ｌと、多結晶シリコン層６および第１層目の金属配線
層２と多結晶シリコンＷＩｉｉとのコンタクト、５は第
１層目の金属配線層ｌと、拡散層３とのコンタクト、
６ｔよトランジスタのゲートを形成する多結晶シリコン
ＩＮ、７ｔｄトランジスタのゲートあるいは層間の絶縁
に使用されるシリコンの酸化膜層、８は第１のパシベー
ションＬ’１ｔｌｉｌ’Ｅ２のパシベーション７Ｍ、ｌ
ｏｔ、ｔシリコン基板、ＩＩはグランド電位の印加され
た多結晶シリコン層で五層目の金属配線層ｌとの距離は
０．５μｍ位である。１２はグランド電位の印加された
第２層目の金属配線層で、１層目の金す配線層１との距
離がＩ Ｉｔｍ位である。１３は第１層目と第２層目の
金属配線層とのコンタクトである。
Ｂ−Ｂ断面図を示す。ここで１は信号線を形成する第１
層目の金属配線層、２はグランド１１ｔ位を印加された
第１層目の金属配線層、３はトランジスタのソース・ド
レインを形成するＮ型拡散層、４は第１層目の金属配線
層ｌと、多結晶シリコン層６および第１層目の金属配線
層２と多結晶シリコンＷＩｉｉとのコンタクト、５は第
１層目の金属配線層ｌと、拡散層３とのコンタクト、
６ｔよトランジスタのゲートを形成する多結晶シリコン
ＩＮ、７ｔｄトランジスタのゲートあるいは層間の絶縁
に使用されるシリコンの酸化膜層、８は第１のパシベー
ションＬ’１ｔｌｉｌ’Ｅ２のパシベーション７Ｍ、ｌ
ｏｔ、ｔシリコン基板、ＩＩはグランド電位の印加され
た多結晶シリコン層で五層目の金属配線層ｌとの距離は
０．５μｍ位である。１２はグランド電位の印加された
第２層目の金属配線層で、１層目の金す配線層１との距
離がＩ Ｉｔｍ位である。１３は第１層目と第２層目の
金属配線層とのコンタクトである。
この例で示すように、信号線ｌの上層又は下層に低抵抗
で定電位の印加された導電板１１．１２を設けると、電
気力線は信号線ｌと導電板１１゜１２Ｖｃむかう割合が
増え信号線間の′８量が減少する。
で定電位の印加された導電板１１．１２を設けると、電
気力線は信号線ｌと導電板１１゜１２Ｖｃむかう割合が
増え信号線間の′８量が減少する。
本発明は、ＭＯ８型集積回路に限ったものでなく、他の
集積回路でも信号線の上層又は下層に低抵抗で定電位の
印加された４電板を形成することで有効である。
集積回路でも信号線の上層又は下層に低抵抗で定電位の
印加された４電板を形成することで有効である。
本発明によると以上説明したように半導体集積回路にお
いてその信号線間の容量を減少できる効果がある。
いてその信号線間の容量を減少できる効果がある。
第１図（ａ）（ｂｌは従来のＭＯ８型集積回路を示す上
面図とそのＡ−Ａ断面図、第２図（ａ）（ｂｌは本発明
の一実施例を示す上面図とそのＢ−Ｂ断面図である−１
・・・・・・信号線を形成する第１ＮｊＩ目の金属配線
層、２・・・・・・グランド線を形成する第１層目の金
属配線層、３・・・・・・拡散層、４・・・・・・第１
Ｎ４目の金属配線層と多結晶シリコン層とのコンタクト
、５・・・・・・第１層目の金属配線層と拡散層とのコ
ンタクト、６・・・・・・トランジスタのゲートを形成
する多結晶シリコン層、７・・・・・・シリコン酸化膜
層、８・・・・第１のパシベーション層、９・・・・・
・第２のパシベーション層、１０・・・・・・シリコン
基板、１１・・・・・・グランド電位の印加された多結
晶シリコン層、１２・・・・・・グランド電位の印加さ
れた第２層目の金属配線層、１３・・・・・・第１層目
と第２層目の金属配線層とのコンタクト。 代理人 弁理士 内 原 晋
面図とそのＡ−Ａ断面図、第２図（ａ）（ｂｌは本発明
の一実施例を示す上面図とそのＢ−Ｂ断面図である−１
・・・・・・信号線を形成する第１ＮｊＩ目の金属配線
層、２・・・・・・グランド線を形成する第１層目の金
属配線層、３・・・・・・拡散層、４・・・・・・第１
Ｎ４目の金属配線層と多結晶シリコン層とのコンタクト
、５・・・・・・第１層目の金属配線層と拡散層とのコ
ンタクト、６・・・・・・トランジスタのゲートを形成
する多結晶シリコン層、７・・・・・・シリコン酸化膜
層、８・・・・第１のパシベーション層、９・・・・・
・第２のパシベーション層、１０・・・・・・シリコン
基板、１１・・・・・・グランド電位の印加された多結
晶シリコン層、１２・・・・・・グランド電位の印加さ
れた第２層目の金属配線層、１３・・・・・・第１層目
と第２層目の金属配線層とのコンタクト。 代理人 弁理士 内 原 晋
Claims (1)
- 信号線層の上層あるいは下層に絶縁層を介して、低抵抗
で定電源に接続された導電板を有することを特徴とする
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14475383A JPS6035537A (ja) | 1983-08-08 | 1983-08-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14475383A JPS6035537A (ja) | 1983-08-08 | 1983-08-08 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035537A true JPS6035537A (ja) | 1985-02-23 |
Family
ID=15369575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14475383A Pending JPS6035537A (ja) | 1983-08-08 | 1983-08-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035537A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390842A (ja) * | 1986-10-03 | 1988-04-21 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH0282531A (ja) * | 1988-09-19 | 1990-03-23 | Nec Corp | 半導体装置 |
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| US5155570A (en) * | 1988-06-21 | 1992-10-13 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
| US5160997A (en) * | 1988-08-12 | 1992-11-03 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit with shield electrodes for protecting the interconnection lines from undesirable radiation |
-
1983
- 1983-08-08 JP JP14475383A patent/JPS6035537A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390842A (ja) * | 1986-10-03 | 1988-04-21 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US5155570A (en) * | 1988-06-21 | 1992-10-13 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| US5160997A (en) * | 1988-08-12 | 1992-11-03 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit with shield electrodes for protecting the interconnection lines from undesirable radiation |
| JPH0282531A (ja) * | 1988-09-19 | 1990-03-23 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI222640B (en) | Semiconductor storage device with signal wiring lines formed above memory cells | |
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| US5583381A (en) | Resin molded type-semiconductor device having a conductor film | |
| US20060141715A1 (en) | Integrated circuit devices having contact holes exposing gate electrodes in active regions and methods of fabricating the same | |
| US4631705A (en) | Semiconductor integrated circuit memory device | |
| JPS6074648A (ja) | 半導体集積回路装置 | |
| US5821587A (en) | Field effect transistors provided with ESD circuit | |
| US5229642A (en) | Resin molded type semiconductor device having a conductor film | |
| JP2746730B2 (ja) | 半導体記憶装置 | |
| JPS6035537A (ja) | 半導体集積回路 | |
| JPH0251253B2 (ja) | ||
| JPS60165752A (ja) | 半導体集積回路 | |
| JPS5877245A (ja) | 半導体集積回路装置 | |
| JPH08130263A (ja) | 半導体装置 | |
| JPH0247851A (ja) | 出力バッファ回路を備えた半導体集積回路装置 | |
| JP3010911B2 (ja) | 半導体装置 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JPH02183558A (ja) | 半導体装置 | |
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JPH06120496A (ja) | Ｍｏｓ型高耐圧トランジスタ | |
| KR100291540B1 (ko) | 입/출력보호회로 | |
| JPS6143471A (ja) | 半導体装置の配線構造 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPH02264432A (ja) | 半導体装置 | |
| JPH0669466A (ja) | 半導体メモリ装置 |