JPS6023382B2 - 共有入出力バス制御装置 - Google Patents
共有入出力バス制御装置Info
- Publication number
- JPS6023382B2 JPS6023382B2 JP53043158A JP4315878A JPS6023382B2 JP S6023382 B2 JPS6023382 B2 JP S6023382B2 JP 53043158 A JP53043158 A JP 53043158A JP 4315878 A JP4315878 A JP 4315878A JP S6023382 B2 JPS6023382 B2 JP S6023382B2
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- processing
- input
- output
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は、複数台の処理装置が種々の入出力装置を共用
するのに用いられる共用入出力バスを制御する共用入出
力バス制御装置に関する。
するのに用いられる共用入出力バスを制御する共用入出
力バス制御装置に関する。
データ処理システムにおいて、近年次に述べるような点
から、複数台の処理装置を用いたマルチコンピュータシ
ステムが導入されている。
から、複数台の処理装置を用いたマルチコンピュータシ
ステムが導入されている。
すなわち｛１｝ オンラインＩＪァルタィム性（高応答
性）を損なわずに大規模システムを実現すること‘２｝
高信頼性システムを実現することなどである。
性）を損なわずに大規模システムを実現すること‘２｝
高信頼性システムを実現することなどである。
このような理由からデータ処理システムにおいて、シス
テムの業務（負荷）を処理装置１台で処理するには負担
が大きすぎるとき、あるいは一方の処理装置が故障した
時に他方がその処理をカバーし得るために複数台の処理
装置、具体的にはメモリをも含んだ意味を持つ処理装置
で業務を分担して処理するなどの目的から、少なくとも
２台の処理装置を使用する傾向にある。また処理装置だ
けでなく、メモリや入出力装置もこのように多重化する
傾向が強くなって来ている。このように多重化された各
種装置を含むデータ処理装置においては、前記のような
処理を満足に行なうために、多重化した諸装置間の情報
をいかに正しく交通整理された状況の下で伝達するかと
いう点が重要になってくる。このような意味から、入出
力装置群の結合方式として、経済的で拡張性、融通性に
富んだ単一バス（ュニバス方式）を採取するのが主流と
なっている。
テムの業務（負荷）を処理装置１台で処理するには負担
が大きすぎるとき、あるいは一方の処理装置が故障した
時に他方がその処理をカバーし得るために複数台の処理
装置、具体的にはメモリをも含んだ意味を持つ処理装置
で業務を分担して処理するなどの目的から、少なくとも
２台の処理装置を使用する傾向にある。また処理装置だ
けでなく、メモリや入出力装置もこのように多重化する
傾向が強くなって来ている。このように多重化された各
種装置を含むデータ処理装置においては、前記のような
処理を満足に行なうために、多重化した諸装置間の情報
をいかに正しく交通整理された状況の下で伝達するかと
いう点が重要になってくる。このような意味から、入出
力装置群の結合方式として、経済的で拡張性、融通性に
富んだ単一バス（ュニバス方式）を採取するのが主流と
なっている。
第１図は従来の入出力装置群の結合系統図である。
第１図において、処理装置４ａ〜４ｃは、共有メモリー
とそれぞれの接続のための口である接続部２ａ〜２ｃお
よび３ａ〜３ｃを介して接続されている。この共有メモ
リーは、共用入出力バスを複数台の処理装置で時分割に
使用する場合には、共用入出力バスの使用権を管理する
上で、必要欠くべからざるものとなる。処理装道４ａ〜
４ｃは、処理装置バス８ａ〜８ｃをそれぞれ有しており
（このバスは前記した単一バスであるが、）このバスに
は、入出力装贋群９ａ〜９ｄの処理装置間共用を可能と
する共用入出力バス制御装置６ａ〜６ｂを接続でき、ま
たその他の、平常の入出力装置群９ｅ〜９ｈをも接続で
きる。
とそれぞれの接続のための口である接続部２ａ〜２ｃお
よび３ａ〜３ｃを介して接続されている。この共有メモ
リーは、共用入出力バスを複数台の処理装置で時分割に
使用する場合には、共用入出力バスの使用権を管理する
上で、必要欠くべからざるものとなる。処理装道４ａ〜
４ｃは、処理装置バス８ａ〜８ｃをそれぞれ有しており
（このバスは前記した単一バスであるが、）このバスに
は、入出力装贋群９ａ〜９ｄの処理装置間共用を可能と
する共用入出力バス制御装置６ａ〜６ｂを接続でき、ま
たその他の、平常の入出力装置群９ｅ〜９ｈをも接続で
きる。
共用入出力バス７ａ，７ｂにはライオン業務に密接に関
係した入出力装置を接続するため、これらのバスは、あ
る特定の時刻には、バス全体が特定の処理装置に静的に
接続状態にされる。
係した入出力装置を接続するため、これらのバスは、あ
る特定の時刻には、バス全体が特定の処理装置に静的に
接続状態にされる。
共用入出力バス７ａ，７ｂは処理装置バス８ａ，８ｃと
接続部５ａ〜５ｆにて接続されるが、この接続方法を第
２図により詳しく説明すると次のようになる。
接続部５ａ〜５ｆにて接続されるが、この接続方法を第
２図により詳しく説明すると次のようになる。
第２図において、共用入出力バス７ｃには、ボートＢＩ
１ａ，１１ｂと呼ぶそれぞれ処理装置４ｄ，４ｅを接続
するための接続装置が実装され、処理装置バス８ｄ〜８
ｅには、それらに対応した、接続のためのボートＢＩ０
ａ，１ｏｂが実装されている。共用入出力バス７ｃは、
共用入出力バス制御装置６ｃがいずれか１つのボートＢ
を選択することにより常時処理装置バス８ｄ，８ｅのい
ずれか一方と接続状態を保っている。もちろん、共用入
出力バス７ｃには、第１図に示したのと同様に、入出力
装置も接続される。
１ａ，１１ｂと呼ぶそれぞれ処理装置４ｄ，４ｅを接続
するための接続装置が実装され、処理装置バス８ｄ〜８
ｅには、それらに対応した、接続のためのボートＢＩ０
ａ，１ｏｂが実装されている。共用入出力バス７ｃは、
共用入出力バス制御装置６ｃがいずれか１つのボートＢ
を選択することにより常時処理装置バス８ｄ，８ｅのい
ずれか一方と接続状態を保っている。もちろん、共用入
出力バス７ｃには、第１図に示したのと同様に、入出力
装置も接続される。
処理装置と入出力装置との結合手段、手順は一般にはプ
ログラムあるいは、機械的に手動で行なわれるが、本発
明においては本質でないので説明を省略する。以上のよ
うな構成のデータ処理システムにおいて、ある処理装置
が共用入出力バスに接続されているときその処理装置が
ダウン状態になったとすると、他方の（処理装置が３台
以上ある場合には残りの）処理装置に、ダウンした処理
装置がこれまで行なって来た業務を肩代わりさせる必要
がある。
ログラムあるいは、機械的に手動で行なわれるが、本発
明においては本質でないので説明を省略する。以上のよ
うな構成のデータ処理システムにおいて、ある処理装置
が共用入出力バスに接続されているときその処理装置が
ダウン状態になったとすると、他方の（処理装置が３台
以上ある場合には残りの）処理装置に、ダウンした処理
装置がこれまで行なって来た業務を肩代わりさせる必要
がある。
従来技術においては、共用入出力バス自体には、処理装
置がダウンしたことを検出する手段を持たないので、他
方の正常な処理装置が逐行するバックアップ動作の内の
一つである共用入出力バス切換指令により、はじめてそ
の処理装置に接続することができた。
置がダウンしたことを検出する手段を持たないので、他
方の正常な処理装置が逐行するバックアップ動作の内の
一つである共用入出力バス切換指令により、はじめてそ
の処理装置に接続することができた。
処理装置がダウンしたという情報は、第１図における共
有メモリ１の中にある処理装置の状態を反映するテーブ
ルあるいはビットによって正常な処理装置にとり込まれ
るのが普通である。以上の従来の処理の流れを第３図に
示す。
有メモリ１の中にある処理装置の状態を反映するテーブ
ルあるいはビットによって正常な処理装置にとり込まれ
るのが普通である。以上の従来の処理の流れを第３図に
示す。
すなわちステップ１０川こて共用入出力バス接続中の処
理装置がダウンすると、ステップ１０１にて、正常な処
理装置が共有メモリの内容からこのダウンを検出し、ス
テップ１０２にて上記の正常な処理装置が強制的に共用
入出力バスをダウンした処理装置から切離して目系に接
続し、次いでステップ１０３にてダウンした処理装置の
行っていた処理をこの正常な処理装置が肩代わりして実
行継続する。しかるに、以上のような従来方式において
は、まず第１に、共用入出力バスを接続していない処理
装置は、現在接続中の処理装置に対して常時監視を行な
い、該処理装置がダウンするなどの異常に対して即座に
バックアップ処理をするために待機せねばならない。第
２に、他方の処理装置ダウンを検出してから、正常な処
理装置側では異常処理プログラムが起動されしかる後に
処理に入るのが普通であり、この異常処理プログラムに
よるダウン系の切離し、自系への接続のための余分な時
間を必要とする。本発明の目的は、上記したような従来
技術の欠点をなくし、共用入出力バス接続中の処理装置
のダウンに対して、その監視や異常切襖処理を正常な処
理装置に代って行なえるようにした共用入出力バス制御
装置を提供するにある。
理装置がダウンすると、ステップ１０１にて、正常な処
理装置が共有メモリの内容からこのダウンを検出し、ス
テップ１０２にて上記の正常な処理装置が強制的に共用
入出力バスをダウンした処理装置から切離して目系に接
続し、次いでステップ１０３にてダウンした処理装置の
行っていた処理をこの正常な処理装置が肩代わりして実
行継続する。しかるに、以上のような従来方式において
は、まず第１に、共用入出力バスを接続していない処理
装置は、現在接続中の処理装置に対して常時監視を行な
い、該処理装置がダウンするなどの異常に対して即座に
バックアップ処理をするために待機せねばならない。第
２に、他方の処理装置ダウンを検出してから、正常な処
理装置側では異常処理プログラムが起動されしかる後に
処理に入るのが普通であり、この異常処理プログラムに
よるダウン系の切離し、自系への接続のための余分な時
間を必要とする。本発明の目的は、上記したような従来
技術の欠点をなくし、共用入出力バス接続中の処理装置
のダウンに対して、その監視や異常切襖処理を正常な処
理装置に代って行なえるようにした共用入出力バス制御
装置を提供するにある。
上記の目的を達成するために勺本発明においては、入出
力装置から処理装置に出された処理要求および処理装置
における処理の所要時間を監視する機能を共有入出力バ
ス制御装置に有せしめるとともに、上記所要時間があら
かじめ定められた値をこえたときには共有入出力バスを
現在占有している処理装置に異常があるものと見なして
この処理装置から共有入出力バスを功離してこれをニュ
ートラル状態にする機能を共有入出力バス制御装置に有
せしめたことを特徴としている。
力装置から処理装置に出された処理要求および処理装置
における処理の所要時間を監視する機能を共有入出力バ
ス制御装置に有せしめるとともに、上記所要時間があら
かじめ定められた値をこえたときには共有入出力バスを
現在占有している処理装置に異常があるものと見なして
この処理装置から共有入出力バスを功離してこれをニュ
ートラル状態にする機能を共有入出力バス制御装置に有
せしめたことを特徴としている。
以下、本発明の詳細を実施例により説明する。
第４図は、本発明の一実施例を示す図であり、ここでは
、共用入出力バス７ｄと共用入出力制御装置６ｄの構成
例が示されている。共用入出力バス７ｄには、既に述べ
たように、入出力装置９ｉおよびそれぞれ異なった処理
装置へ接続されるボートＢＩ１ｃ，１１ｄが接続されて
いる。このバス７ｄには、もって数多くの入出力装置お
よびボートが接続されるのであるが、説明を簡単にする
ためにこれらで代表させることにする。共用入出力バス
制御装置６ｄは、入出力装置９ｉからの割込み要求信号
ＲＱ１，ＤＭＡ要求信号ＲＱＤ、および処理装置から到
来する入出力装置選択信号ＳＬＯを受信回路１２，１３
，１４にて受信するようになっている。
、共用入出力バス７ｄと共用入出力制御装置６ｄの構成
例が示されている。共用入出力バス７ｄには、既に述べ
たように、入出力装置９ｉおよびそれぞれ異なった処理
装置へ接続されるボートＢＩ１ｃ，１１ｄが接続されて
いる。このバス７ｄには、もって数多くの入出力装置お
よびボートが接続されるのであるが、説明を簡単にする
ためにこれらで代表させることにする。共用入出力バス
制御装置６ｄは、入出力装置９ｉからの割込み要求信号
ＲＱ１，ＤＭＡ要求信号ＲＱＤ、および処理装置から到
来する入出力装置選択信号ＳＬＯを受信回路１２，１３
，１４にて受信するようになっている。
これらの受信回路は、通常ＩＣからなるレシーバである
。受信回路１２〜１４の後段には、それぞれの信号のタ
イムアウトを検出する時間監視回路１５，１６，１７が
設けられている。これらは通常のワンショットマルチバ
ィブレータ等、時間測定できるものなら何でも良い。割
込み要求信号ＲＱ１、ＤＭＡ要求信号ＲＱＤ、および入
出力装置選択信号ＳＬＯは、処理装置と入出力装置とが
データを１語転送するごとにオン、オフするので、これ
らの要求信号がオンしたままであるということは、要求
が処理装置に受付けられないことを意味する。
。受信回路１２〜１４の後段には、それぞれの信号のタ
イムアウトを検出する時間監視回路１５，１６，１７が
設けられている。これらは通常のワンショットマルチバ
ィブレータ等、時間測定できるものなら何でも良い。割
込み要求信号ＲＱ１、ＤＭＡ要求信号ＲＱＤ、および入
出力装置選択信号ＳＬＯは、処理装置と入出力装置とが
データを１語転送するごとにオン、オフするので、これ
らの要求信号がオンしたままであるということは、要求
が処理装置に受付けられないことを意味する。
すなわち、これらの信号が一定時間以上オンしたままで
あるということは、処理装置がもはや正常に動作してい
ないことを意味し、バスを他の処理装置に切換えねばな
らないことになる。時間監視回路１５〜１７の出力は処
理装置に俵がるボート選択設定器１８に導かれており、
正常時にはこの内容に従って処理装置が選択されている
。
あるということは、処理装置がもはや正常に動作してい
ないことを意味し、バスを他の処理装置に切換えねばな
らないことになる。時間監視回路１５〜１７の出力は処
理装置に俵がるボート選択設定器１８に導かれており、
正常時にはこの内容に従って処理装置が選択されている
。
この設定器１８はしジスタでもスイッチでもよい。
，ボート選択設定器１８の出力は、ボート選択信号
送出回路１９を通して、ボートＢＩ１ｃ，１１ｄに到達
し、この信号は必ず１つだけが送出されているか、ある
いはバス７ｄをニュートラル状態にするために全く送出
されないかのどちらかである。
，ボート選択設定器１８の出力は、ボート選択信号
送出回路１９を通して、ボートＢＩ１ｃ，１１ｄに到達
し、この信号は必ず１つだけが送出されているか、ある
いはバス７ｄをニュートラル状態にするために全く送出
されないかのどちらかである。
このような構成により、例えばボートＢＩ１ｄに接がれ
た処理装置がダウンした時には、上記の手順を通して、
ボートＢ選択信号２０ａが切られ、バス７ｄはニュート
ラル状態にされる。
た処理装置がダウンした時には、上記の手順を通して、
ボートＢ選択信号２０ａが切られ、バス７ｄはニュート
ラル状態にされる。
そして正常な処理装置から接続指令がくるまでニュート
ラル状態が保持され、接続指令がくるとボートＢ選択信
号２０ｂが送出され、正常な処理装置による処理が始め
られる。以上の本発明の手順を第５図に示す。
ラル状態が保持され、接続指令がくるとボートＢ選択信
号２０ｂが送出され、正常な処理装置による処理が始め
られる。以上の本発明の手順を第５図に示す。
すなわち、ステップ２００で共用入出力バスに援続中の
処理装置がダウンすると、ステップ２０１で共有入出力
バス制御装置が割込み要求信号ＲＱ１，ＤＭＡ要求信号
ＲＱＤ、あるいは入出力装置選択信号ＳＬＯのタイムア
ウトを検出し、ステップ２０２で共有入出力バスをニュ
ートラル状態にし、次いでステップ２０３で正常な処理
装置による処理が肩代わりされて実行される。以上の説
明から明らかなように、本発明によれば、ある処理装置
が共用入出力バス接続中にダウンしたときに、該ダウン
した処理装置のダウン検出およびその処理装置の共有入
出力バスからの切離しを、他の正常な処理装置プログラ
ムにより処理する必要がなくなり、それだけ異常時のプ
ログラム処理を簡単にすることができる。
処理装置がダウンすると、ステップ２０１で共有入出力
バス制御装置が割込み要求信号ＲＱ１，ＤＭＡ要求信号
ＲＱＤ、あるいは入出力装置選択信号ＳＬＯのタイムア
ウトを検出し、ステップ２０２で共有入出力バスをニュ
ートラル状態にし、次いでステップ２０３で正常な処理
装置による処理が肩代わりされて実行される。以上の説
明から明らかなように、本発明によれば、ある処理装置
が共用入出力バス接続中にダウンしたときに、該ダウン
した処理装置のダウン検出およびその処理装置の共有入
出力バスからの切離しを、他の正常な処理装置プログラ
ムにより処理する必要がなくなり、それだけ異常時のプ
ログラム処理を簡単にすることができる。
第１図は共用入出力バスを介して複数の処理装置を用い
るようにしたデータ処理システムの構成例を示す図、第
２図は複数の処理装置と共有入出力バスの接続部の説明
図、第３図は従来の異常時バス切換手順を示すフローチ
ャート、第４図は本発明の−実施例を示す図、第５図は
本発明によった場合の異常時バス切襖手順を示すフロー
チャ−トである。 ６ｄ・・・・・・共有入出力バス制御装置、７ｄ・・・
・・・共用入出力バス、９ｉ・・・・・・入出力装置、
１５〜１７・・・・・・時間監視回路、１８・・・・・
・ボート選択設定器。 多ー図多２図 孫３図 茅４図 多５図
るようにしたデータ処理システムの構成例を示す図、第
２図は複数の処理装置と共有入出力バスの接続部の説明
図、第３図は従来の異常時バス切換手順を示すフローチ
ャート、第４図は本発明の−実施例を示す図、第５図は
本発明によった場合の異常時バス切襖手順を示すフロー
チャ−トである。 ６ｄ・・・・・・共有入出力バス制御装置、７ｄ・・・
・・・共用入出力バス、９ｉ・・・・・・入出力装置、
１５〜１７・・・・・・時間監視回路、１８・・・・・
・ボート選択設定器。 多ー図多２図 孫３図 茅４図 多５図
Claims (1)
- １ 共有入出力バスに接続された入出力装置を複数の処
理装置のいずれかが占有使用するように制御するための
共有入出力バス制御装置において、上記入出力装置から
上記共有入出力バスを占有中の作動処理装置に出された
各種の処理要求信号および上記作動処理装置によるデー
タ転送を示す信号を監視するとともに、上記各種の処理
要求および上記データ転送の上記作動処理装置による処
理が該処理ごとにあらかじめ定められた時間を越えても
終了しないことが上記監視により検知されたときには上
記作動処理装置に異常があるものとして該作動処理装置
を上記共有入出力バスから切離す機能有せしめたことを
特徴とする共有入出力バス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53043158A JPS6023382B2 (ja) | 1978-04-14 | 1978-04-14 | 共有入出力バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53043158A JPS6023382B2 (ja) | 1978-04-14 | 1978-04-14 | 共有入出力バス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54136144A JPS54136144A (en) | 1979-10-23 |
| JPS6023382B2 true JPS6023382B2 (ja) | 1985-06-07 |
Family
ID=12656047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53043158A Expired JPS6023382B2 (ja) | 1978-04-14 | 1978-04-14 | 共有入出力バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6023382B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679345A (en) * | 1979-11-30 | 1981-06-29 | Hitachi Ltd | Fault detection system of compound type arithmetic device |
| JPS60158360U (ja) * | 1984-03-29 | 1985-10-22 | 東芝ライテック株式会社 | 伝送装置 |
| JPS60249453A (ja) * | 1984-05-25 | 1985-12-10 | Yokogawa Hokushin Electric Corp | デ−タ伝送システム |
| JPS61173368A (ja) * | 1985-01-28 | 1986-08-05 | Oki Electric Ind Co Ltd | 共有記憶装置のアクセス方式 |
-
1978
- 1978-04-14 JP JP53043158A patent/JPS6023382B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54136144A (en) | 1979-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258823B2 (ja) | ||
| US5086384A (en) | Master-slave-type control system with stand-by suspending control station | |
| JPS6023382B2 (ja) | 共有入出力バス制御装置 | |
| JP2519276B2 (ja) | 障害情報収集処理方式 | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JPH08265319A (ja) | 二重化監視制御システム | |
| JP2506335B2 (ja) | 共通バス構造を持つデ−タ処理装置 | |
| JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPH05201294A (ja) | 車輌の故障診断方法 | |
| JP2630100B2 (ja) | プロセッサ間通信用バスの障害処理方式 | |
| JPH0427239A (ja) | Ｌａｎ接続装置の制御方法 | |
| JPS6011901A (ja) | 分散形制御装置のバツクアツプ装置 | |
| JPS6113627B2 (ja) | ||
| KR100380328B1 (ko) | 교환기 시스템의 보드 탈장시 다운 방지장치 | |
| JP2725385B2 (ja) | 情報処理システムのデータ転送方式 | |
| JPH04367964A (ja) | マルチプロセッサシステム | |
| JPS62217750A (ja) | 分岐回線における回線障害箇所切り分け方式 | |
| JPS5826056B2 (ja) | マルチプロセッサ処理システムの優先決定処理方式 | |
| JPH07250129A (ja) | 伝送システム | |
| JPS6015742A (ja) | システム制御方式 | |
| JPH07240770A (ja) | 回線切り換え制御装置 | |
| JPH02299055A (ja) | マルチバス構成装置間の情報転送方式 | |
| JPH0341863B2 (ja) | ||
| JPH01312658A (ja) | 計算機システム |