JPS6021356B2 - 集積回路の測定装置 - Google Patents
集積回路の測定装置Info
- Publication number
- JPS6021356B2 JPS6021356B2 JP52086558A JP8655877A JPS6021356B2 JP S6021356 B2 JPS6021356 B2 JP S6021356B2 JP 52086558 A JP52086558 A JP 52086558A JP 8655877 A JP8655877 A JP 8655877A JP S6021356 B2 JPS6021356 B2 JP S6021356B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- under test
- measurement
- integrated circuit
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
この発明は集積回路の試験装置に関する。
一般に卓上式電子計算機用集積回路、時計用等の被測定
集積回路の特性試験は第１図のブロック図に示す様にセ
ットに組み込んで手動にてキー（ＫＥＹ）入力回路１
１を操作して、該当集積回路１２の機能が正確に動作す
るか否かを表示管１３を目視しながら測定する。
集積回路の特性試験は第１図のブロック図に示す様にセ
ットに組み込んで手動にてキー（ＫＥＹ）入力回路１
１を操作して、該当集積回路１２の機能が正確に動作す
るか否かを表示管１３を目視しながら測定する。
もしくは第２図のブロック図に示される様に、コンピュ
ーター２１を用いて、複数個のキー回路（ＫＥＹ回路）
２２，２３・・・・・・に所定の入力信号を与え、この
入力信号により動作するＫＥＹ回路からの出力をそれぞ
れのＫＥＹ回路に従属する被測定集積回路２４，２５・
・…・の入力信号として僕皮給する。
ーター２１を用いて、複数個のキー回路（ＫＥＹ回路）
２２，２３・・・・・・に所定の入力信号を与え、この
入力信号により動作するＫＥＹ回路からの出力をそれぞ
れのＫＥＹ回路に従属する被測定集積回路２４，２５・
・…・の入力信号として僕皮給する。
ＫＥＹ回路で動作される集積回路からの出力信号は、あ
らかじめコンピューターに覚え込ませておいた所定の正
解信号と照合され、当該集積回路の動作の正否が試験さ
れる。第１図に示した手動にてＫＥＹを操作する方式は
、入力の操作及び出力の検査を人間に頼っているために
正確さを欠き作業の能力も低い。
らかじめコンピューターに覚え込ませておいた所定の正
解信号と照合され、当該集積回路の動作の正否が試験さ
れる。第１図に示した手動にてＫＥＹを操作する方式は
、入力の操作及び出力の検査を人間に頼っているために
正確さを欠き作業の能力も低い。
又、第２図に示したように、コンピューターを用いて、
ＫＥＹ回路を動作する測定方法は測定精度の，点で高い
信頼性を得ることができ、コンピューターが１度に制御
できるＫＥＹ回路の拡張が可能であるが、判定時間や順
次繰返されるＫＥＹ回路の制御の時間的関係から、経済
的に成り立つ被測定集積回路の数は、１システム当りせ
いぜい１０個である。
ＫＥＹ回路を動作する測定方法は測定精度の，点で高い
信頼性を得ることができ、コンピューターが１度に制御
できるＫＥＹ回路の拡張が可能であるが、判定時間や順
次繰返されるＫＥＹ回路の制御の時間的関係から、経済
的に成り立つ被測定集積回路の数は、１システム当りせ
いぜい１０個である。
したがって、この発明の目的は、測定精度が高く、測定
能力の高い集積回路の測定装置を提供することにある。
能力の高い集積回路の測定装置を提供することにある。
この発明によればコンピューターと被測定集積回路を含
む主測定回路と、それぞれの他の被測定集積回路を含む
複数個の従測定回路と前記主測定回路と前記従測定回路
の出力比較回路を備え、前記主測定回路の出力信号を前
記コンピューターにて判定し且つ前記比較回路にて前記
出力信号と前記従測定回路の出力信号とを比較判定する
ことを特徴とする集積回路の測定装置が得られる。とく
に本発明によれば、コンピューターに後続された第１の
キー入力回路群と、各第１のキー入力回路の出力を入力
とし、出力をコンピューターに接続した第１の被測定菱
鷹と、この被測定装置の出力を入力とする複数の比較回
路と、コンピュータに接続された第２のキー入力回路群
と、各第２のキー入力回路の出力を入力とし、出力を上
記比較回路に接続した第２の被測定回路とを有すること
を特徴とする集積回路の測定装置が得られる。この発明
の測定装置は、コンピューターが判定する被測定集積回
路は主測定回路内の１個であり、従測定回路内の被測定
集積回路は、比較回路で測定されるため、コンピュータ
ーの判定時間が被測定集積回路数の増大に無関係であり
、測定能力を拡張することができる。以下、第３図のブ
ロック図を参照してこの発明の一実施例の測定装置を説
明する。
む主測定回路と、それぞれの他の被測定集積回路を含む
複数個の従測定回路と前記主測定回路と前記従測定回路
の出力比較回路を備え、前記主測定回路の出力信号を前
記コンピューターにて判定し且つ前記比較回路にて前記
出力信号と前記従測定回路の出力信号とを比較判定する
ことを特徴とする集積回路の測定装置が得られる。とく
に本発明によれば、コンピューターに後続された第１の
キー入力回路群と、各第１のキー入力回路の出力を入力
とし、出力をコンピューターに接続した第１の被測定菱
鷹と、この被測定装置の出力を入力とする複数の比較回
路と、コンピュータに接続された第２のキー入力回路群
と、各第２のキー入力回路の出力を入力とし、出力を上
記比較回路に接続した第２の被測定回路とを有すること
を特徴とする集積回路の測定装置が得られる。この発明
の測定装置は、コンピューターが判定する被測定集積回
路は主測定回路内の１個であり、従測定回路内の被測定
集積回路は、比較回路で測定されるため、コンピュータ
ーの判定時間が被測定集積回路数の増大に無関係であり
、測定能力を拡張することができる。以下、第３図のブ
ロック図を参照してこの発明の一実施例の測定装置を説
明する。
この実施例はコンピューター３ １からのＫＥＹ入力信
号を第１及び第２の主測定回路ＢＩ１，Ｂ２１のＫＥＹ
入力回路に、順次供給する。
号を第１及び第２の主測定回路ＢＩ１，Ｂ２１のＫＥＹ
入力回路に、順次供給する。
第１の主測定回賂ＢＩＩのＫＥＹ入力回路３２にＫＥＹ
入力信号が供Ｖ給される時、この主測定回路ＢＩ Ｉに
従属する従測定回路Ｂ１２の内部の各ＫＥＹ入力回路３
４，３５・・・・・・にも同時にＫＥＹ入力信号が与え
られる。又第１の主測定回路ＢＩＩの測定完了後第２の
主測定回路Ｂ２１、及びこの回路に従属する従測定回路
Ｂ２２の内部のＫＥＹ入力回路にＫＥＹ入力信号が与え
られる。
入力信号が供Ｖ給される時、この主測定回路ＢＩ Ｉに
従属する従測定回路Ｂ１２の内部の各ＫＥＹ入力回路３
４，３５・・・・・・にも同時にＫＥＹ入力信号が与え
られる。又第１の主測定回路ＢＩＩの測定完了後第２の
主測定回路Ｂ２１、及びこの回路に従属する従測定回路
Ｂ２２の内部のＫＥＹ入力回路にＫＥＹ入力信号が与え
られる。
それぞれの主測定回路及びその従測定回路で測定される
被測定集積回路Ｏｉｌ，Ｄ１２，０１３，・・・・・・
Ｄ２１，Ｄ２２，Ｄ２３，・・・・・・はそれぞれの主
測定回路ごとに同一品種である。各従測定回路Ｂ１２，
Ｂ２２，・・・・・・はそれぞれの出力数に見合う比較
回路数を含む比較装置Ｂ１３，Ｂ２３，・・・・・・を
それぞれ従属する。主測定回路の被測定集積回路の出力
信号は２つに分割され、分割された一方はコンピュータ
ーにて判定するための信号、他方は比較回路への共通の
比較入力信号である。従測定回路の被測定集積回路の出
力は、従測定回路に追従する比較回路３８，３９，・・
・・・・の入力信号である。主測定回路の被測定集積回
路の出力は、コンピューターに予め記憶された正鱗信号
と、コンピューター内で照合される。同時に、この主測
定回路に従属する従測定回路の被測定集積回路の出力が
主測定回路の被測定集積回路の出力を照合される。これ
らの照合は、言うまでもなく、それぞれの主測定回路Ｂ
Ｉ１，Ｂ２１，……と、それぞれの従測定回路Ｂ１２，
Ｂ２２，……ごとに行なわれる。以上の実施例に示した
様に、本発明の測定回路は各主測定回路の被測定集積回
路のみがコンピューターで判定され、コンピューターの
判定時間は従測定回路内の被測定集積回路数に影響され
ない為測定時間が短縮される。
被測定集積回路Ｏｉｌ，Ｄ１２，０１３，・・・・・・
Ｄ２１，Ｄ２２，Ｄ２３，・・・・・・はそれぞれの主
測定回路ごとに同一品種である。各従測定回路Ｂ１２，
Ｂ２２，・・・・・・はそれぞれの出力数に見合う比較
回路数を含む比較装置Ｂ１３，Ｂ２３，・・・・・・を
それぞれ従属する。主測定回路の被測定集積回路の出力
信号は２つに分割され、分割された一方はコンピュータ
ーにて判定するための信号、他方は比較回路への共通の
比較入力信号である。従測定回路の被測定集積回路の出
力は、従測定回路に追従する比較回路３８，３９，・・
・・・・の入力信号である。主測定回路の被測定集積回
路の出力は、コンピューターに予め記憶された正鱗信号
と、コンピューター内で照合される。同時に、この主測
定回路に従属する従測定回路の被測定集積回路の出力が
主測定回路の被測定集積回路の出力を照合される。これ
らの照合は、言うまでもなく、それぞれの主測定回路Ｂ
Ｉ１，Ｂ２１，……と、それぞれの従測定回路Ｂ１２，
Ｂ２２，……ごとに行なわれる。以上の実施例に示した
様に、本発明の測定回路は各主測定回路の被測定集積回
路のみがコンピューターで判定され、コンピューターの
判定時間は従測定回路内の被測定集積回路数に影響され
ない為測定時間が短縮される。
なお、上記実施例では主測定回路数を２回路としたが、
もっと増やせることは明らかである。すなわち、コンピ
ューター１台に連なる経済性に見合う主測定回路数を１
山団路としても、被測定集積回路内の被測定集積回路を
含めて、数１０〜数１０の風こ及び測定能率を１０〜Ｉ
ＯＮ部こも拡大することができる。又測定条件を与える
クロック信号及び指定電圧等の諸条件は全てコンピュー
ター制御されている為、測定精度及び条件設定が良好で
ある事は、従来と同一である。もちろん、主測定回路内
の被測定集積回路が不良と判定されたときは、従測定回
路内の被測定集積回路の判定が一時中断されることはい
うまでもない。
もっと増やせることは明らかである。すなわち、コンピ
ューター１台に連なる経済性に見合う主測定回路数を１
山団路としても、被測定集積回路内の被測定集積回路を
含めて、数１０〜数１０の風こ及び測定能率を１０〜Ｉ
ＯＮ部こも拡大することができる。又測定条件を与える
クロック信号及び指定電圧等の諸条件は全てコンピュー
ター制御されている為、測定精度及び条件設定が良好で
ある事は、従来と同一である。もちろん、主測定回路内
の被測定集積回路が不良と判定されたときは、従測定回
路内の被測定集積回路の判定が一時中断されることはい
うまでもない。
第１図は従来の測定装置のブロック図、第２図は他の従
来の測定方法のブロック図、第３図はこの発明の−実施
例を説明するための集積回路測定装置のブロック図であ
る。 図中、１ １……キー（ＫＥＹ）入力回路、１２・・・
・・・被測定集積回路、１３・・・・・・出力判定回路
（表示管）、２１・・・・・・コンピューター、２２，
２３・・・…ＫＥＹ入力回路、２４，２５……被測定集
積回路、３１……コンピューター、ＢＩ１，Ｂ２１……
主測定回路、Ｂ１２，Ｂ２２……従測定回路、Ｂ１３，
Ｂ２３・・・・・・比較装置、３２，３３・・・・・・
主測定回路内のＫＥＹ入力回路、ＤＩ１，Ｄ２１・・・
・・・主測定回路内の被測定集積回路、３４，３５，３
６，３７……従測定回路内のＫＥＹ入力回路、Ｄ１２，
Ｄ１３，・Ｄ２２，Ｄ２３・・・・・・従測定回路内の
被測定集積回路、３８，３９，４０，４１・・・・・・
比較回路である。 第１図 第２図 第３図
来の測定方法のブロック図、第３図はこの発明の−実施
例を説明するための集積回路測定装置のブロック図であ
る。 図中、１ １……キー（ＫＥＹ）入力回路、１２・・・
・・・被測定集積回路、１３・・・・・・出力判定回路
（表示管）、２１・・・・・・コンピューター、２２，
２３・・・…ＫＥＹ入力回路、２４，２５……被測定集
積回路、３１……コンピューター、ＢＩ１，Ｂ２１……
主測定回路、Ｂ１２，Ｂ２２……従測定回路、Ｂ１３，
Ｂ２３・・・・・・比較装置、３２，３３・・・・・・
主測定回路内のＫＥＹ入力回路、ＤＩ１，Ｄ２１・・・
・・・主測定回路内の被測定集積回路、３４，３５，３
６，３７……従測定回路内のＫＥＹ入力回路、Ｄ１２，
Ｄ１３，・Ｄ２２，Ｄ２３・・・・・・従測定回路内の
被測定集積回路、３８，３９，４０，４１・・・・・・
比較回路である。 第１図 第２図 第３図
Claims (1)
- １ 被測定集積回路を含む主測定回路と、前記被測定集
積回路と同一品種の被測定集積回路を複数含む従測定回
路と、被測定集積回路の測定および判定を行なうコンピ
ユータとを有し、該コンピユータは前記主測定回路と前
記従測定回路との被測定集積回路に測定指定信号を共通
に与え、前記主測定回路の被測定集積回路からのみ測定
結果を得、該結果の判定を行なうことで前記主測定回路
の被測定集積回路を測定判定し、一方前記測定回路はそ
の中の前記複数の被測定回路の出力と前記主測定回路か
ら出力される前記測定結果とを比較判定することによつ
て個々の被測定回路の判定を行なうよにしたことを特徴
とする集積回路の測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52086558A JPS6021356B2 (ja) | 1977-07-18 | 1977-07-18 | 集積回路の測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52086558A JPS6021356B2 (ja) | 1977-07-18 | 1977-07-18 | 集積回路の測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5421147A JPS5421147A (en) | 1979-02-17 |
| JPS6021356B2 true JPS6021356B2 (ja) | 1985-05-27 |
Family
ID=13890331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52086558A Expired JPS6021356B2 (ja) | 1977-07-18 | 1977-07-18 | 集積回路の測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021356B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107174A (en) * | 1980-01-31 | 1981-08-25 | Nec Corp | Test evaluation device for semiconductor integrated circuit |
| JPS57125362A (en) * | 1981-01-28 | 1982-08-04 | Nec Corp | Testing device |
| JPS642701U (ja) * | 1987-06-23 | 1989-01-10 |
-
1977
- 1977-07-18 JP JP52086558A patent/JPS6021356B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5421147A (en) | 1979-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07225263A (ja) | ビット誤り測定器 | |
| JPS6021356B2 (ja) | 集積回路の測定装置 | |
| US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
| JPH0322949B2 (ja) | ||
| JP3918344B2 (ja) | 半導体試験装置 | |
| US7071710B2 (en) | Extraction of interconnect parasitics | |
| JPS645461B2 (ja) | ||
| JP3241777B2 (ja) | インサーキットテスタ用オープンテスト装置 | |
| JP3696009B2 (ja) | 半導体試験装置、半導体試験方法および記録媒体 | |
| CN112687559B (zh) | 晶圆检测方法 | |
| JPH0235265B2 (ja) | ||
| SU690448A1 (ru) | Устройство дл контрол параметров функционировани сложных технических объектов | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPH0674989A (ja) | プリント回路板の短絡故障診断方法 | |
| JPS61132883A (ja) | 半導体装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JP2001296332A (ja) | 半導体デバイスの試験装置および試験方法 | |
| JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
| JPS59200353A (ja) | ゲ−ト回路診断方式 | |
| JPH10282189A (ja) | Ｌｓｉテスタの遅延時間調整装置及び方法 | |
| JPH03197880A (ja) | インサーキットテスタによる不良データの出力表示方法 | |
| WO2000002057A1 (en) | Apparatus for detecting electrical shorts and opens on circuit boards having a plurality of bus lines | |
| JPH0412261A (ja) | ガス分析計の自動校正装置 | |
| JPH05196699A (ja) | 半導体集積回路 | |
| JPH0568662B2 (ja) |