JPS60196879A - 電気回路用部品相互接続リスト発生方法および装置 - Google Patents
電気回路用部品相互接続リスト発生方法および装置Info
- Publication number
- JPS60196879A JPS60196879A JP59235321A JP23532184A JPS60196879A JP S60196879 A JPS60196879 A JP S60196879A JP 59235321 A JP59235321 A JP 59235321A JP 23532184 A JP23532184 A JP 23532184A JP S60196879 A JPS60196879 A JP S60196879A
- Authority
- JP
- Japan
- Prior art keywords
- component
- description
- list
- array
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、それぞれの個別電気部品回路の間のビン同士
の相互接続リストを自動的に発生する手段を備えるコン
ピュータ支援゛設計方法および装置に関する。コンピュ
ータ支援設計／組立パッケージの例として、メーカーで
あ゛るＲＡＯＡＬ ＲＥＤＡＯＬｔ（１゜（Ｎｅｗｔｏ
ｎ、 ’ｔ’ｅｗｋｅｓｂｕｒｙ、 Ｇ１０ｕ（：＋ｅ
Ｓｔ８ｒＳｈｉｒｅ、 ＧＬ２０８ＨＥ＋ Ｅｎｇｌａ
ｎｄ、所在）からそ（７） ＴｅｃｈｎｉｃａｌＷｒｉ
ｔｉｎｇａｒｏｕｐによって作製されたＤａｔａ Ｐｒ
ｅｐａ−ｒａｔｉｏｎ Ｍａｎｕａ、ｉに記載されたＲ
ＡＯＡＬ ＲＥＤＡＯＭｉｎｉ／Ｍａｘｉ ＰＣＢ Ｄ
ｅｓｉｇｎ Ｓｙｓｔｅｍ カ；ｐ）る。
の相互接続リストを自動的に発生する手段を備えるコン
ピュータ支援゛設計方法および装置に関する。コンピュ
ータ支援設計／組立パッケージの例として、メーカーで
あ゛るＲＡＯＡＬ ＲＥＤＡＯＬｔ（１゜（Ｎｅｗｔｏ
ｎ、 ’ｔ’ｅｗｋｅｓｂｕｒｙ、 Ｇ１０ｕ（：＋ｅ
Ｓｔ８ｒＳｈｉｒｅ、 ＧＬ２０８ＨＥ＋ Ｅｎｇｌａ
ｎｄ、所在）からそ（７） ＴｅｃｈｎｉｃａｌＷｒｉ
ｔｉｎｇａｒｏｕｐによって作製されたＤａｔａ Ｐｒ
ｅｐａ−ｒａｔｉｏｎ Ｍａｎｕａ、ｉに記載されたＲ
ＡＯＡＬ ＲＥＤＡＯＭｉｎｉ／Ｍａｘｉ ＰＣＢ Ｄ
ｅｓｉｇｎ Ｓｙｓｔｅｍ カ；ｐ）る。
個別回路の間の相互接続の技術は電気接続、光ファイバ
または他の態様で実現することができるが、本発明は特
にプリント回路ボードの設計に適用することができる。
または他の態様で実現することができるが、本発明は特
にプリント回路ボードの設計に適用することができる。
本発明によって提起されたｉ問題は、トランジスタ、抵
抗およびコンデンサからゲート、抵抗等を経て時には超
ＬＳＩマイクロプロセッサにまでわたる個別素子のレベ
ルで電気回路を描いたときに起る。その場合には、標準
回路またはモジュールの限定選択から実現しなければな
らない。上述した装置の出力はコンピュータ支援設計シ
ステムの他のマシン段階において直接使用することがで
きる。同様な事態はワイヤ・ラッピング（ｗｉｒｅ ｗ
ｒａｐｐｉｎｇ ）された回路ボードに対する相互接続
リストを発生する場合に起り、かかる相互接続リストは
ワイヤ・ラッピングを行う人によって使用されるかまた
は自動ワイヤ・ラッピング機械に供給される。
抗およびコンデンサからゲート、抵抗等を経て時には超
ＬＳＩマイクロプロセッサにまでわたる個別素子のレベ
ルで電気回路を描いたときに起る。その場合には、標準
回路またはモジュールの限定選択から実現しなければな
らない。上述した装置の出力はコンピュータ支援設計シ
ステムの他のマシン段階において直接使用することがで
きる。同様な事態はワイヤ・ラッピング（ｗｉｒｅ ｗ
ｒａｐｐｉｎｇ ）された回路ボードに対する相互接続
リストを発生する場合に起り、かかる相互接続リストは
ワイヤ・ラッピングを行う人によって使用されるかまた
は自動ワイヤ・ラッピング機械に供給される。
この技術分野の現状はＷ、Ｙ、Ｐ、 Ｌｉｍ著の論文Ｈ
ＩＳＤＬ−Ａ ５ｔｒｕｃｔｕｒｅ ｄｅｓｃｒｉｐｔ
ｉｏｎ ｌａｎｇｕａｇｅ ； Ｃｏｍｍｕｎｊ＋−ｃ
ａｔｉｏｎｓ ｏｆ ｔｈｅ ＡＯＭ、 Ｖｏｌ、 ２
５． Ａｌｌ、 Ｎｏｖｅｍｂｅｒ１９８２ 、第８２
８〜８３０頁に記載されている。本願の発明者は、回路
相互接続の記述の入力はできるだけ単刀直入に行われる
べきであることを認識した。従って、一つの改善策とし
て命名された部品のアレイを作製し、実際上ある種の部
品、特にメモリ部品は回路の容量を増大するためアレイ
の形態で使用される。本発明においては一つの解決策と
して、電気回路用各部品相互接続を第１個別部品ビンお
よび第２個別部品ピンの間のリンクの形態とする部品相
互接続リストを発生するため・使用するいずれかの部品
を含む部品リストと、・使用するいずれかの部品の機能
ピン記述を含むこの部品の部品記述と１ ・第１の命名された部品アレイの第２ピンアレイに接続
された、第８の命名された部品アレイの第４ビンアレイ
の形態のエレメントを含む回路相互接続記述（但し少な
くとも第８アレイは非単エレメント・アレイ）と を入力する入力手段を備え、ここでいずれかの回路相互
接続記述エレメントに対し第２および第４７レイは非単
エレメント・アレイでありかつ等しい数のアレイ・エレ
メントを有し、 更に、前記部品記述を標準部品記述として記憶するライ
ブラリ一手段と、プログラム制御の下に回路相互接続記
述および使用する部品のリストを処理する一方、前記部
品記述にアクセスするため前記ライブラリ手段のアドレ
ス指定を行う処理手段と島前記処理の後に前記部品相互
接続リストを出力する出力手段とを備えたことを特徴と
する。
ＩＳＤＬ−Ａ ５ｔｒｕｃｔｕｒｅ ｄｅｓｃｒｉｐｔ
ｉｏｎ ｌａｎｇｕａｇｅ ； Ｃｏｍｍｕｎｊ＋−ｃ
ａｔｉｏｎｓ ｏｆ ｔｈｅ ＡＯＭ、 Ｖｏｌ、 ２
５． Ａｌｌ、 Ｎｏｖｅｍｂｅｒ１９８２ 、第８２
８〜８３０頁に記載されている。本願の発明者は、回路
相互接続の記述の入力はできるだけ単刀直入に行われる
べきであることを認識した。従って、一つの改善策とし
て命名された部品のアレイを作製し、実際上ある種の部
品、特にメモリ部品は回路の容量を増大するためアレイ
の形態で使用される。本発明においては一つの解決策と
して、電気回路用各部品相互接続を第１個別部品ビンお
よび第２個別部品ピンの間のリンクの形態とする部品相
互接続リストを発生するため・使用するいずれかの部品
を含む部品リストと、・使用するいずれかの部品の機能
ピン記述を含むこの部品の部品記述と１ ・第１の命名された部品アレイの第２ピンアレイに接続
された、第８の命名された部品アレイの第４ビンアレイ
の形態のエレメントを含む回路相互接続記述（但し少な
くとも第８アレイは非単エレメント・アレイ）と を入力する入力手段を備え、ここでいずれかの回路相互
接続記述エレメントに対し第２および第４７レイは非単
エレメント・アレイでありかつ等しい数のアレイ・エレ
メントを有し、 更に、前記部品記述を標準部品記述として記憶するライ
ブラリ一手段と、プログラム制御の下に回路相互接続記
述および使用する部品のリストを処理する一方、前記部
品記述にアクセスするため前記ライブラリ手段のアドレ
ス指定を行う処理手段と島前記処理の後に前記部品相互
接続リストを出力する出力手段とを備えたことを特徴と
する。
ここで用語１単エレメント・アレイ”は単一エレメント
だけを有するアレイを意味する。従って本発明によれば
アレイの相互接続を自動的に行うことができ、ループを
特定する必要がない。これは特に有利であり、その理由
はバス形式の相互接続は通常、オフセット量を含む一対
一関係に基づいて特定されるからである。本発明は特に
データ指向形になっている。相互接続記述は Ｘ（ａ：ｂ） 、Ａ（ｃｏｄ） 、Ｙ（ｅ：ｆ） −Ｂ
（ｇ ：ｈ） ：の形態とすることができ、ここで ＸおよびＹは部品ピン機能記述であり、ＡおよびＢは部
品名であり、 ａ、ｂ、Ｃ２ｄ、ｅ、１２ｇおよびｈは整数または文字
であり、これらは、ａおよびｂの間の差がｅおよびｆの
間の差に等しいならば任意の値とすることができ（但し
これらの差の一方がゼロに等しくない〕、これらの差の
一方がゼロに等しければ）これらの差の他方は任意の値
とすることができ１ ドツト（、）は６−−−に所属する”ことを示し、コン
マは６−−−に接続される”ことを示す。
だけを有するアレイを意味する。従って本発明によれば
アレイの相互接続を自動的に行うことができ、ループを
特定する必要がない。これは特に有利であり、その理由
はバス形式の相互接続は通常、オフセット量を含む一対
一関係に基づいて特定されるからである。本発明は特に
データ指向形になっている。相互接続記述は Ｘ（ａ：ｂ） 、Ａ（ｃｏｄ） 、Ｙ（ｅ：ｆ） −Ｂ
（ｇ ：ｈ） ：の形態とすることができ、ここで ＸおよびＹは部品ピン機能記述であり、ＡおよびＢは部
品名であり、 ａ、ｂ、Ｃ２ｄ、ｅ、１２ｇおよびｈは整数または文字
であり、これらは、ａおよびｂの間の差がｅおよびｆの
間の差に等しいならば任意の値とすることができ（但し
これらの差の一方がゼロに等しくない〕、これらの差の
一方がゼロに等しければ）これらの差の他方は任意の値
とすることができ１ ドツト（、）は６−−−に所属する”ことを示し、コン
マは６−−−に接続される”ことを示す。
多数の部品をｎビット・アドレス又はデータ・バス（但
しｎは任意の数であるが、典型的には８または１６）に
接続するのを要求されることがしばしばある。部品は、
例えば、メモリ装置、マイクロプロセッサ、抵抗、バッ
ファ等とすることができる。これらの装置についてはメ
ーカーが違うと、アドレスまたはデータ・バスにおける
各ビットの有意度を規定するための慣行も違う。従って
、例えば、８ビツトデータバスにおいであるメーカーは
最上位ビットをＤｏで示しかつ最下位ビットをＤ７で示
す一方、別のメーカーはこの慣行を逆にして使用し、最
上位ビットに対しＤ７を使用している。二つの異なるメ
ーカーからの部品を用いて回路を設計する場合、両メー
カーからの部品の間の接続を特定する必要があり、これ
により、接続を特定する際に誤りを生ずることがしばし
ばある。
しｎは任意の数であるが、典型的には８または１６）に
接続するのを要求されることがしばしばある。部品は、
例えば、メモリ装置、マイクロプロセッサ、抵抗、バッ
ファ等とすることができる。これらの装置についてはメ
ーカーが違うと、アドレスまたはデータ・バスにおける
各ビットの有意度を規定するための慣行も違う。従って
、例えば、８ビツトデータバスにおいであるメーカーは
最上位ビットをＤｏで示しかつ最下位ビットをＤ７で示
す一方、別のメーカーはこの慣行を逆にして使用し、最
上位ビットに対しＤ７を使用している。二つの異なるメ
ーカーからの部品を用いて回路を設計する場合、両メー
カーからの部品の間の接続を特定する必要があり、これ
により、接続を特定する際に誤りを生ずることがしばし
ばある。
本発明の部品相互接続リスト発生装置はコンピュータに
よってアクセスできる部品記述のライブラリを保持する
メモリを備え、このライブラリには部品記述を挿入する
ことができ、かつこのライブラリからは先に記憶した部
品記述子を取出すことができる。本発明は一つの形態に
おいては下記の形 Ｄ（ｚ：ｎ）、Ａ、Ｄ（ｎ：ｘ）、Ｂ； （１）の部品
相互接続記述を入力できるようにすることにより簡単な
相互接続記述の使用を可能ならしめる。
よってアクセスできる部品記述のライブラリを保持する
メモリを備え、このライブラリには部品記述を挿入する
ことができ、かつこのライブラリからは先に記憶した部
品記述子を取出すことができる。本発明は一つの形態に
おいては下記の形 Ｄ（ｚ：ｎ）、Ａ、Ｄ（ｎ：ｘ）、Ｂ； （１）の部品
相互接続記述を入力できるようにすることにより簡単な
相互接続記述の使用を可能ならしめる。
この記述は部品相互接続リスト発生装置により、部品Ａ
のピンＤ１を部品ＢのピンＤｎに接続し、部品Ａのピン
Ｄ２を部品ＢのピンＤ（ｎ−１）に接続し、以下同様に
接続し、部品ＡのピンＤｎを部品ＢのピンＤＩに接続す
るための命令を含む相互接続リストを発生するための命
令と解釈される。
のピンＤ１を部品ＢのピンＤｎに接続し、部品Ａのピン
Ｄ２を部品ＢのピンＤ（ｎ−１）に接続し、以下同様に
接続し、部品ＡのピンＤｎを部品ＢのピンＤＩに接続す
るための命令を含む相互接続リストを発生するための命
令と解釈される。
従って、正しい部品記述が部品ライブラリに入力されて
いれば、誤った接続情報を発生する可能性が低減される
。代案として、特定の部品に対し適切である場合には入
力記述−は Ｄ（ｘ：ｎ） 、Ａ、Ｄ（１：ｎ） 、Ｂ； （２）と
することができ、これは同様な態様で解釈され、上の場
合との相違点は部品Ａのピンが部品Ｂの対応するピンに
接続されることである。更に、記述Ｄ（０＋Ａ）、Ａ、
Ｄ（ｍ：ｎ＋ｍ）、Ｂ； （８）は部品Ａのｎ個のピン
を、ピン番号をｍだけずらせて（オフセットして）一対
一の関係で部品Ｂのｎ個のピンに接続することと解釈さ
れる。部品Ｂにおけるピン総数に対し部品Ａにおいて異
なるピン総数を特定することはできない。
いれば、誤った接続情報を発生する可能性が低減される
。代案として、特定の部品に対し適切である場合には入
力記述−は Ｄ（ｘ：ｎ） 、Ａ、Ｄ（１：ｎ） 、Ｂ； （２）と
することができ、これは同様な態様で解釈され、上の場
合との相違点は部品Ａのピンが部品Ｂの対応するピンに
接続されることである。更に、記述Ｄ（０＋Ａ）、Ａ、
Ｄ（ｍ：ｎ＋ｍ）、Ｂ； （８）は部品Ａのｎ個のピン
を、ピン番号をｍだけずらせて（オフセットして）一対
一の関係で部品Ｂのｎ個のピンに接続することと解釈さ
れる。部品Ｂにおけるピン総数に対し部品Ａにおいて異
なるピン総数を特定することはできない。
また代案として部品Ａにおける複数のピンを部品Ｂにお
ける単一のピンに接続するか、またはこれと逆に接続す
ることを所望することもできる。
ける単一のピンに接続するか、またはこれと逆に接続す
ることを所望することもできる。
本発明は他の形態においては、下記の形Ｘ（ｌ：ｎ）
、Ａ、Ｙ、Ｂ： ｔ４１の部品相互接続記述を入力でき
るようにすることにより簡単な相互接続記述の使用を可
能ならしめるＯ この記述は部品相互接続リスト発生装置により、部品Ａ
におけるｎ個のピンＸを部品ＢにおけるピンＹに接続す
るための命令を含む相互接続リストを発生するための命
令として解釈される。これは１２個の部品において接続
すべきピンの数が等しくないことを許容する状態である
。
、Ａ、Ｙ、Ｂ： ｔ４１の部品相互接続記述を入力でき
るようにすることにより簡単な相互接続記述の使用を可
能ならしめるＯ この記述は部品相互接続リスト発生装置により、部品Ａ
におけるｎ個のピンＸを部品ＢにおけるピンＹに接続す
るための命令を含む相互接続リストを発生するための命
令として解釈される。これは１２個の部品において接続
すべきピンの数が等しくないことを許容する状態である
。
他のしばしば起る相互接続要求は、形式Ａのｎ個の部品
のピンを形式Ｂのｍ個の部品のピンに接続することであ
る（但しｎおよびｍは互に等しいかまたは等しくない整
数）。
のピンを形式Ｂのｍ個の部品のピンに接続することであ
る（但しｎおよびｍは互に等しいかまたは等しくない整
数）。
本発明は更に他の形態においては、下記の形Ｘ、Ａ（１
：ｎ） 、Ｙ、Ｂ（１：ｍ） ； （５１において部品
相互接続記述を入力できるようにすることにより簡単な
相互接続記述の使用を可能ならしめる。
：ｎ） 、Ｙ、Ｂ（１：ｍ） ； （５１において部品
相互接続記述を入力できるようにすることにより簡単な
相互接続記述の使用を可能ならしめる。
この記述は部品相互接続リスト発生装置により、形式Ａ
のｎ個の部品におけるピンＸを互に接続すると共に、形
式Ｂのｍ個の部品におけるピンＹに接続するための命令
を含む相互接続リストを発生する命令として解釈される
。
のｎ個の部品におけるピンＸを互に接続すると共に、形
式Ｂのｍ個の部品におけるピンＹに接続するための命令
を含む相互接続リストを発生する命令として解釈される
。
この記述（５〕は記述（１）〜（４）のいずれかと組合
せることができ、この組合わされた記述は部品相互接続
リスト発生装置によって解釈され、適切な相互接続リス
トが発生する。上述した所は部品の２個のアレイの相互
接続を説明しており、同様な態様で、部品の８個以上の
アレイは上述した記述を下記 Ｘ（ａ：ｂ） 、Ａ（Ｃ：（１） 、Ｙ（ｅ：ｆ） 、
Ｂ（ｇ；ｈ） 、Ｚ（ｉ：ｊ） 、Ｑ（ｋ＝ １） ；
の如く連鎖状に連結することにより表現することができ
る。
せることができ、この組合わされた記述は部品相互接続
リスト発生装置によって解釈され、適切な相互接続リス
トが発生する。上述した所は部品の２個のアレイの相互
接続を説明しており、同様な態様で、部品の８個以上の
アレイは上述した記述を下記 Ｘ（ａ：ｂ） 、Ａ（Ｃ：（１） 、Ｙ（ｅ：ｆ） 、
Ｂ（ｇ；ｈ） 、Ｚ（ｉ：ｊ） 、Ｑ（ｋ＝ １） ；
の如く連鎖状に連結することにより表現することができ
る。
また本発明は、個別部品ピン対個別部品ピン命令の形態
において電気回路用部品相互接続リストを発生するに当
り、 下記の形態 Ｘ（ａ＋ｂ） 、Ａ（ｃｏｄ） 、Ｙ（ｅ：ｆ） 、Ｂ
（ｇ：ｈ） ；の回路相互接続記述を形成し、 但しＸおよびＹは部品ビン機能記述、 ＡおよびＢは部品名、 ａ、ｂ、Ｃ２ｄ、ｅ、ｆ、ｇおよびｈは整数または文字
であ゛す、これらは％ａおよびｂの間の差がｅおよびｆ
の間の差に等しいならば任意の値とすることができ（但
しこれらの差の一方がゼロに等しくない）、これらの差
の一方力ｉゼロに等しければ、これらの差の他方は任意
の値とすることができ、 コンマは“−ｍ−に接続される”ことを示す。
において電気回路用部品相互接続リストを発生するに当
り、 下記の形態 Ｘ（ａ＋ｂ） 、Ａ（ｃｏｄ） 、Ｙ（ｅ：ｆ） 、Ｂ
（ｇ：ｈ） ；の回路相互接続記述を形成し、 但しＸおよびＹは部品ビン機能記述、 ＡおよびＢは部品名、 ａ、ｂ、Ｃ２ｄ、ｅ、ｆ、ｇおよびｈは整数または文字
であ゛す、これらは％ａおよびｂの間の差がｅおよびｆ
の間の差に等しいならば任意の値とすることができ（但
しこれらの差の一方がゼロに等しくない）、これらの差
の一方力ｉゼロに等しければ、これらの差の他方は任意
の値とすることができ、 コンマは“−ｍ−に接続される”ことを示す。
使用部品のリストおよび使用部品の記述を形成し；標準
部品記述のライブラリを記憶し；回路記述およびライブ
ラリから選択された部品記述を処理して個別部品ビン対
個別部品ビン接続の形態における相互接続リストを発生
することを特徴とする。
部品記述のライブラリを記憶し；回路記述およびライブ
ラリから選択された部品記述を処理して個別部品ビン対
個別部品ビン接続の形態における相互接続リストを発生
することを特徴とする。
更に本発明の部品相互接続リスト発生方法は、回路記述
を処理する以前にすべての部品および信号が宣言される
ようにすることができる。
を処理する以前にすべての部品および信号が宣言される
ようにすることができる。
次に図面につき本発明の詳細な説明する。
第１図は部品相互接続リスト発生装置（以下、単にリス
ト発生装置と称する）を示し、このリスト発生装置は中
央処理装置１と、この中央処理装置にバス２．を介して
接続した入力装置８と１ライブラリへ４と、プログラム
メモリ５と出力装置６とを備えている。入力装置はいず
れか便宜な形態１・例えば、キーボードまたは紙テープ
リーダとすることができる。出力装置は情報が配置され
るべき用途に応じて多数の形態を取ることができ、例え
ば、相互接続をワイヤ・ラッピングの如く手で行う５必
要がある場合、または情報をコンピュータ支援回路レイ
アウト・パッケージに手動で導入する必要がある場合に
はプリンタとすることができる。
ト発生装置と称する）を示し、このリスト発生装置は中
央処理装置１と、この中央処理装置にバス２．を介して
接続した入力装置８と１ライブラリへ４と、プログラム
メモリ５と出力装置６とを備えている。入力装置はいず
れか便宜な形態１・例えば、キーボードまたは紙テープ
リーダとすることができる。出力装置は情報が配置され
るべき用途に応じて多数の形態を取ることができ、例え
ば、相互接続をワイヤ・ラッピングの如く手で行う５必
要がある場合、または情報をコンピュータ支援回路レイ
アウト・パッケージに手動で導入する必要がある場合に
はプリンタとすることができる。
代案として、情報はデータリンクを介してコンピュータ
支援回路レイアウト・パッケージに直接転送するか、ま
た＆謙テープもしくは磁気テープの如き適当な中間記憶
媒体を用いて転送することができる。ライブラリ会は使
用される部品の詳細、即ちビンの寸法、形状、数および
各端子またはビンの機能を記憶するメモリである。プロ
グラムメモリ５は、入力情報から所要出力情報を発生さ
せる・ための中央処理装置１に対する命令を記憶する。
支援回路レイアウト・パッケージに直接転送するか、ま
た＆謙テープもしくは磁気テープの如き適当な中間記憶
媒体を用いて転送することができる。ライブラリ会は使
用される部品の詳細、即ちビンの寸法、形状、数および
各端子またはビンの機能を記憶するメモリである。プロ
グラムメモリ５は、入力情報から所要出力情報を発生さ
せる・ための中央処理装置１に対する命令を記憶する。
第１図のリスト発生装置は単−目的用のリスト発生装置
として示しであるが、この第１図のリスト発生装置にお
いて他のタスクを実行できるようにすることもできる。
として示しであるが、この第１図のリスト発生装置にお
いて他のタスクを実行できるようにすることもできる。
第２図はモジュール式装置の形態において、回路ボード
・レイアウトを発生する過程を示し、この図モ第１図を
参照している。プログラムメモリ５に記憶した一連のプ
ログラムを用いてリスＦ発生装置が部品相互接続リスト
を発生できるようにする。入力装置２０はモジュール２
２へ供給される部品記述およびモジュール２４へ供給さ
れる接続仕様を含んでいる。モジュール２６は両方のモ
ジュール２２および２４によって供給される。モジュー
ル２６においてはＣＨＯＰと呼ばれる一つのプログラム
により、設計者が回路図（モジュール２０から供給され
た〕を市販のプリント回路ボード（ＰＣＢ）設計システ
ムの入力フォーマットと九立する形態に迅速に変換でき
るようにする。Ｔｒａｃｅ”と呼ばれる第２の１四グラ
ムがワイヤ＄ラッピングされた原形（プロトタイプ）の
構成および完成したカードのデバツギングを補助する。
・レイアウトを発生する過程を示し、この図モ第１図を
参照している。プログラムメモリ５に記憶した一連のプ
ログラムを用いてリスＦ発生装置が部品相互接続リスト
を発生できるようにする。入力装置２０はモジュール２
２へ供給される部品記述およびモジュール２４へ供給さ
れる接続仕様を含んでいる。モジュール２６は両方のモ
ジュール２２および２４によって供給される。モジュー
ル２６においてはＣＨＯＰと呼ばれる一つのプログラム
により、設計者が回路図（モジュール２０から供給され
た〕を市販のプリント回路ボード（ＰＣＢ）設計システ
ムの入力フォーマットと九立する形態に迅速に変換でき
るようにする。Ｔｒａｃｅ”と呼ばれる第２の１四グラ
ムがワイヤ＄ラッピングされた原形（プロトタイプ）の
構成および完成したカードのデバツギングを補助する。
ＨＡＣＫ （Ｈａｒｄｗａｒｅ Ｃｏｍｐｉｌａｔｉｏ
ｎ Ｋｉｔ ）と呼ばれるシステムを使用して設計者は
０プログラミング言語と同様に構文的に高水準の言語で
回路相互接続を記述することができる。入力言語は機能
名によって部品を参照することができ、かつアレイおよ
びバスの如き相互接続回路構造並びにそれぞれの部品の
記述を簡単にするための便法を含んでいる。標準部品の
ライブラリはモジュール２２に配置することができ、Ｈ
ＡＣＫ言語のソースコードはモジュール２４に存在する
。モジュール２６の機能はコンパイラの機能であり、一
般にコンパイラはデータ処理の分野では周知である。所
要に応じ設計者はライブラリ（モジュール２２）を更新
することができる。コンパイラ（モジュール２６）は他
のモジュールに入力できるビン接続のファイルを発生す
る。この点につきモジュールδ４は市販のＲＥＤＡＯ（
先に述べた）プリント回路ボード・レイアウト・サービ
スを示す。
ｎ Ｋｉｔ ）と呼ばれるシステムを使用して設計者は
０プログラミング言語と同様に構文的に高水準の言語で
回路相互接続を記述することができる。入力言語は機能
名によって部品を参照することができ、かつアレイおよ
びバスの如き相互接続回路構造並びにそれぞれの部品の
記述を簡単にするための便法を含んでいる。標準部品の
ライブラリはモジュール２２に配置することができ、Ｈ
ＡＣＫ言語のソースコードはモジュール２４に存在する
。モジュール２６の機能はコンパイラの機能であり、一
般にコンパイラはデータ処理の分野では周知である。所
要に応じ設計者はライブラリ（モジュール２２）を更新
することができる。コンパイラ（モジュール２６）は他
のモジュールに入力できるビン接続のファイルを発生す
る。この点につきモジュールδ４は市販のＲＥＤＡＯ（
先に述べた）プリント回路ボード・レイアウト・サービ
スを示す。
ボードのデバッグを補助するためフンノ々イラモジュー
ル２６は、設計者が未接続のままにすることができるビ
ンのリストも発生し、ソースコードにおいて参照された
すべての個別部品のビン・り。
ル２６は、設計者が未接続のままにすることができるビ
ンのリストも発生し、ソースコードにおいて参照された
すべての個別部品のビン・り。
イアグラムも表示することができる。更にこのモジュー
ル２６は種々の部品対の間の接続の数を示す接続夕！Ｊ
−（ｔａｌｌｙ ） ７アイルを発生する。特にコン
ピュータ支援設計システムにおいてはこれは個別部品を
配置する際に使用できる。大きし）相互接続数を有する
これら部品対は互に近づけて配置される。
ル２６は種々の部品対の間の接続の数を示す接続夕！Ｊ
−（ｔａｌｌｙ ） ７アイルを発生する。特にコン
ピュータ支援設計システムにおいてはこれは個別部品を
配置する際に使用できる。大きし）相互接続数を有する
これら部品対は互に近づけて配置される。
モジュール２８はモジュール２６によってアドレス指定
され、かつテストデータを含んでし）る。
され、かつテストデータを含んでし）る。
例えば、メモリ部品の場合、モジュール２８にＧま既知
の″難かしい”キャラクタの多数のテスト・パターンを
記憶する。
の″難かしい”キャラクタの多数のテスト・パターンを
記憶する。
ＨＡＣｔＫ入力言語はブロック構造を有しており、多く
の点で一般的なＣ”言語およびｐａｓｃａｌ言飴の混成
言語である。これらＣおよびｐ ａｓ Ｏａｌ言語は多
数の刊行物に記載されており、かつブロク−ラミングに
使用されている。全体のプログラミングはＣ言語に類似
しており、中括弧゛（）”をブロック・デリミツタ−並
に０言語同様プロセッサ指令および注釈として使用する
。この形式からの一つの基本的な違いは特定の部品また
は部品アレイに対する頻繁な参照を含む回路区域の記述
を簡単にするためＰａ５ｃａｌと同様に” ｗｉｔｈ″
構造を使用することである。
の点で一般的なＣ”言語およびｐａｓｃａｌ言飴の混成
言語である。これらＣおよびｐ ａｓ Ｏａｌ言語は多
数の刊行物に記載されており、かつブロク−ラミングに
使用されている。全体のプログラミングはＣ言語に類似
しており、中括弧゛（）”をブロック・デリミツタ−並
に０言語同様プロセッサ指令および注釈として使用する
。この形式からの一つの基本的な違いは特定の部品また
は部品アレイに対する頻繁な参照を含む回路区域の記述
を簡単にするためＰａ５ｃａｌと同様に” ｗｉｔｈ″
構造を使用することである。
モジュール８０はモジュール２８からテストデータを供
給され、更にこのモジュール８０ （ＴＲＡＣＥｌ）は
特定ボードに対して行われるすべての相互接続をトレー
スする。このモジュール８０はワイヤ・ラッピングを補
助するため出力ファイルを発生する。モジュール３２は
モジュール２６および８０によってアドレス指定され、
ワイヤ・ラッピングに対する命令をアイテムのリストの
形態（〜から〜に接続（フロム−ツー接続））で発生゛
する。代案として、モジュール２６は先に参照したＲＡ
ＯＡＬＲＥＤＡＣ社製プリント回路ボード・レイアウト
・サービスを含むモジュール３４をアドレス指定するこ
ともできる。更に代案として、モジュール８６で示した
側のレイアウト・サービス・パッケージをアドレス指定
することもできる。モジュール３４゜３６の出力もフロ
ム−ツー相互接続リストの形態にあり、実際の相互接続
は手によってまたは自動的に行うことができる。
給され、更にこのモジュール８０ （ＴＲＡＣＥｌ）は
特定ボードに対して行われるすべての相互接続をトレー
スする。このモジュール８０はワイヤ・ラッピングを補
助するため出力ファイルを発生する。モジュール３２は
モジュール２６および８０によってアドレス指定され、
ワイヤ・ラッピングに対する命令をアイテムのリストの
形態（〜から〜に接続（フロム−ツー接続））で発生゛
する。代案として、モジュール２６は先に参照したＲＡ
ＯＡＬＲＥＤＡＣ社製プリント回路ボード・レイアウト
・サービスを含むモジュール３４をアドレス指定するこ
ともできる。更に代案として、モジュール８６で示した
側のレイアウト・サービス・パッケージをアドレス指定
することもできる。モジュール３４゜３６の出力もフロ
ム−ツー相互接続リストの形態にあり、実際の相互接続
は手によってまたは自動的に行うことができる。
モジュール３８はモジュール８２，８４．８６のいずれ
かからの接続命令に従って行われる実際のボード製造動
作、またはテスト発生モジュール８０によって制御され
るテスト動作を示す。モジュール８８の出力は一連の完
成されたボードであり、合格品または不合格品を含んで
いる。第２図はそれのプロセスモジュールの相互接続関
係の概要を示すものであり、モジュールａ６の実行の際
のボードの経路は示していない。またビデオディスプレ
イ、プリンタによるハードコピーまたは穿孔もしくは磁
気形式の制御テープの如きそれぞれのデータの出力フォ
ーマットも示してない。
かからの接続命令に従って行われる実際のボード製造動
作、またはテスト発生モジュール８０によって制御され
るテスト動作を示す。モジュール８８の出力は一連の完
成されたボードであり、合格品または不合格品を含んで
いる。第２図はそれのプロセスモジュールの相互接続関
係の概要を示すものであり、モジュールａ６の実行の際
のボードの経路は示していない。またビデオディスプレ
イ、プリンタによるハードコピーまたは穿孔もしくは磁
気形式の制御テープの如きそれぞれのデータの出力フォ
ーマットも示してない。
実施例の詳細な説明
回路のＨＡＣＫ記述は下記の形のヘッダｂｏａｒｄ Ｅ
ｘａｍｐｌｅ （ｅｕｒｏ −ｃａｒｄ ）で始まり１
これはボードに名称” Ｅｘａｍｐｉｅ”を付与し、か
ツＲＡＯＡＬ ＲＥＤＡＯＭｉｎｉ ／ Ｍａｘｉプリ
ント回路ボード設計システムの如きプリント回路ボード
設計システムに対し、ライブラリ４に配置したレイアウ
ト・ライブラリ記述を参照してボードの物理的寸法を記
述する。これには１対の中括弧内に記入した部品および
相互接続記述が後続する。出来上ったプリントボードに
その名称およびコンパイレーションの日付を記入する命
令は自動的に発生することができる。回路の記述におい
ては８つの形式のブロック即ち部品記述ブロック、ライ
ブラリブロックおよび相互接続ブロックが許される６部
品記述ブロックは一般的部品形式をレイアウトシステム
・ライブラリに記憶した物理的形状およびピンアラ）
（ｐｉｎｏｕｔ ）記述に関連させる。
ｘａｍｐｌｅ （ｅｕｒｏ −ｃａｒｄ ）で始まり１
これはボードに名称” Ｅｘａｍｐｉｅ”を付与し、か
ツＲＡＯＡＬ ＲＥＤＡＯＭｉｎｉ ／ Ｍａｘｉプリ
ント回路ボード設計システムの如きプリント回路ボード
設計システムに対し、ライブラリ４に配置したレイアウ
ト・ライブラリ記述を参照してボードの物理的寸法を記
述する。これには１対の中括弧内に記入した部品および
相互接続記述が後続する。出来上ったプリントボードに
その名称およびコンパイレーションの日付を記入する命
令は自動的に発生することができる。回路の記述におい
ては８つの形式のブロック即ち部品記述ブロック、ライ
ブラリブロックおよび相互接続ブロックが許される６部
品記述ブロックは一般的部品形式をレイアウトシステム
・ライブラリに記憶した物理的形状およびピンアラ）
（ｐｉｎｏｕｔ ）記述に関連させる。
また部品記述ブロックは記号によるピン記述の実際のピ
ン数へのマツピングも記述する。これはＣ言語における
データ構造の定義に類似しており、従って ５ｔｒｕｃｔ ２１１４ ／ １０２４ Ｘ ４ ｂｉｔ ５ｔａｔｉＯＲＡＭ。
ン数へのマツピングも記述する。これはＣ言語における
データ構造の定義に類似しており、従って ５ｔｒｕｃｔ ２１１４ ／ １０２４ Ｘ ４ ｂｉｔ ５ｔａｔｉＯＲＡＭ。
（
ｓｈａｐｅ ＝ Ｌａ２Ｏ２；
１ ＝ Ａ６ ： １８ ＝ ＋５Ｖ ：２ ： Ａ５
； １７ ＝ Ａ７ ；８ ＝ Ａ４ ： １６ ＝
Ａ８ ；４＝Ａ８ ；１５＝Ａ９ ： ５ ＝ ＡＯ： １４ ＝ ＤＯ： ６＝Ａ１ ：１８＝Ｄ１ ； ？ ＝ Ａ２ ： Ａ２ ＝ Ｄ２ ；８ ＝ ａｓ／
； １１ ＝ ＤＢ ；９ ＝ ＧＮＤ ： １０
＝ ＷＥ／ ；） ここで２１１４はＩＮ置社に対する形式番号である。Ｌ
ａ２Ｏ２は形成基である。入力言語の７オーマツトは完
全に自由であり、ステートメントは”；”文字で終了す
る。注釈は文字対”／””２”内に含まれ、コード内の
任意の点（識別子および他の注釈内を除く）に挿入する
ことができ、かつプリント回路ボードレイアウト記述に
おいて複製（レプリケート）されるので特定の相互接続
ブロックを識別するため、またはレイアウト・スタッフ
に特別な命令を与えるのに使用することができる。
； １７ ＝ Ａ７ ；８ ＝ Ａ４ ： １６ ＝
Ａ８ ；４＝Ａ８ ；１５＝Ａ９ ： ５ ＝ ＡＯ： １４ ＝ ＤＯ： ６＝Ａ１ ：１８＝Ｄ１ ； ？ ＝ Ａ２ ： Ａ２ ＝ Ｄ２ ；８ ＝ ａｓ／
； １１ ＝ ＤＢ ；９ ＝ ＧＮＤ ： １０
＝ ＷＥ／ ；） ここで２１１４はＩＮ置社に対する形式番号である。Ｌ
ａ２Ｏ２は形成基である。入力言語の７オーマツトは完
全に自由であり、ステートメントは”；”文字で終了す
る。注釈は文字対”／””２”内に含まれ、コード内の
任意の点（識別子および他の注釈内を除く）に挿入する
ことができ、かつプリント回路ボードレイアウト記述に
おいて複製（レプリケート）されるので特定の相互接続
ブロックを識別するため、またはレイアウト・スタッフ
に特別な命令を与えるのに使用することができる。
すべての部品は使用前に宣言する必要がある。
部品宣言の過程は部品にその使用に関連する機能名を割
当てるのに使用され ３ｊｒｕＯｊ ｅｌｅｍ １ｎｖｅｒｔｅｒ ＝ ７４
０４：これは形式” ７４０４″の一つの部品を宣言し
かつこの部品に名称６インバータ”を付与し、ここで７
４０４はテキサス・インスッルメンツ社その他のメーカ
に対する周知のＴＴＬ ＩＣ部品シリーズにおける形式
番号である。一層進歩した部品宣言は５ｔｒｕｃｔ ｅ
ｌｅｍ ｖｉｄｅｏ ＲＡＭ （１１） ＝ ２１１４
：であり、これはそれぞれ形式２１１４のＲＡＭ（ラン
ダムアクセスメモリ）から成りＲＡＩＬ、ＲＡＭＩ。
当てるのに使用され ３ｊｒｕＯｊ ｅｌｅｍ １ｎｖｅｒｔｅｒ ＝ ７４
０４：これは形式” ７４０４″の一つの部品を宣言し
かつこの部品に名称６インバータ”を付与し、ここで７
４０４はテキサス・インスッルメンツ社その他のメーカ
に対する周知のＴＴＬ ＩＣ部品シリーズにおける形式
番号である。一層進歩した部品宣言は５ｔｒｕｃｔ ｅ
ｌｅｍ ｖｉｄｅｏ ＲＡＭ （１１） ＝ ２１１４
：であり、これはそれぞれ形式２１１４のＲＡＭ（ラン
ダムアクセスメモリ）から成りＲＡＩＬ、ＲＡＭＩ。
ｕＡＭａおよびＲＡＭ４と呼ばれる４個のビデオＲＡＭ
のアレイを規定する。アレイは数から構成されるだけで
なく− ８ｔｒｕＣｔ ｅｌｅｍ ｖｉｄｅｏ ＲＡＭ （ＡＤ
Ｄ） ＝ ２１１４；によりＲＡＭＡ、ＲＡＭＢ、ＲＡ
ＭＣおよびＲＡＩＤと呼ばれる４個のＲＡＭのアレイを
形成することもできる。
のアレイを規定する。アレイは数から構成されるだけで
なく− ８ｔｒｕＣｔ ｅｌｅｍ ｖｉｄｅｏ ＲＡＭ （ＡＤ
Ｄ） ＝ ２１１４；によりＲＡＭＡ、ＲＡＭＢ、ＲＡ
ＭＣおよびＲＡＩＤと呼ばれる４個のＲＡＭのアレイを
形成することもできる。
代案として、宣言は下記の如く一般的記述と組合せるこ
とができ、即ち ５ｔｒｕｃｔ Ｅｌｅｃｔｒｏｌｙｔｉｃ Ｃａｐａｃ
ｉｔｏｒ（ ｓｈａｐｅ ＝ Ｌ８５４６； ｌ＝＋； ２＝−； ） ｓｍｏｏｔｈｉｎｇ ｃａｐａｃｉｔｏｒ ；誤る
おそれのある汎用部品の反復記述を避けるため、部品宣
言において１個または複数のライブラリを参照すること
を許容する： １ｉｂｒａｒｙ ７４５ｅｒｉｅｓ ＴＴＬ（ ｅｌｅｍ ５ｅｌｅｃｔｏｒ ＝ ７４１８８；ｅｌｅ
ｍ １ｎｖｅｒｔｅｒ ＝ ７４０４ ；（ ライブラリは上に示したのと同じ部品記述を含み、かつ
別個に翻訳することができる。
とができ、即ち ５ｔｒｕｃｔ Ｅｌｅｃｔｒｏｌｙｔｉｃ Ｃａｐａｃ
ｉｔｏｒ（ ｓｈａｐｅ ＝ Ｌ８５４６； ｌ＝＋； ２＝−； ） ｓｍｏｏｔｈｉｎｇ ｃａｐａｃｉｔｏｒ ；誤る
おそれのある汎用部品の反復記述を避けるため、部品宣
言において１個または複数のライブラリを参照すること
を許容する： １ｉｂｒａｒｙ ７４５ｅｒｉｅｓ ＴＴＬ（ ｅｌｅｍ ５ｅｌｅｃｔｏｒ ＝ ７４１８８；ｅｌｅ
ｍ １ｎｖｅｒｔｅｒ ＝ ７４０４ ；（ ライブラリは上に示したのと同じ部品記述を含み、かつ
別個に翻訳することができる。
回路の相互接続は中括弧によって区切られた相互接続ブ
ロックに記述する。ブロック内の接続は異なる形式の信
号、例えば、信号、電力、アース１パスおよび変化する
トラック幅を識別できるようにするためブロックとして
レイアウト・パッケージに呈示される。接続ブロックの
最初の記述はトラック幅特定子（５ｐｅｃｉｆｉｅｒ
）とすることができ、このトラック幅特定子はブロック
の残りに対して使用されるトラック幅を決定する。例え
ば、ｔｒａｃｋｗｉｄｔｈ ＝ ７： ・トラック幅ステートメントは省略することができ、そ
の場合コンパイラは感知可能なデフォルト値を取る。
ロックに記述する。ブロック内の接続は異なる形式の信
号、例えば、信号、電力、アース１パスおよび変化する
トラック幅を識別できるようにするためブロックとして
レイアウト・パッケージに呈示される。接続ブロックの
最初の記述はトラック幅特定子（５ｐｅｃｉｆｉｅｒ
）とすることができ、このトラック幅特定子はブロック
の残りに対して使用されるトラック幅を決定する。例え
ば、ｔｒａｃｋｗｉｄｔｈ ＝ ７： ・トラック幅ステートメントは省略することができ、そ
の場合コンパイラは感知可能なデフォルト値を取る。
ピンはドツトにより分離されたピン名および部品名によ
って参照される。従って識別子Ｑｌ／、ｆｌｉｐ ｆｌ
ｏｐ は先に宣言されたフリップフロップ・パッケージのＱｌ
／ピンを参照する。なおアクチブ低レベル信号を示すた
めにスラッシュ文字を使用することはオーバースコアリ
ング（ｏｖｅｒｓｃｏｒｉｎｇ ）を支持しない周辺装
置に対し便宜な慣行である。相互接続はピン識別子を次
の如く列挙することによって行われる： Ｑｌ、１ｎＶｅｒｔｅｌｒ、 Ｅａ、５ｅｉｅｃｔｏｒ
；これによりコンパイラはインバータのＱ１ピンをセレ
クタのＥ８ピンに接続するための出力を発生する。この
リストは任意個数の連鎖状相互接続を含むことができ、
所要の多数のライン上に続けて、セミコシンで終了する
ことができ、次の如く示される□ Ａ１．１ｎｖｅｒｔ
ｅｒ、 Ｂａ、５ｅｌｅｃｔｏｒ、 Ｄｌ、ｆｌｉｐ−
ｆｌｏｌ）；ピンのアレイはピン・レンジ表記を使用す
ることにより自動的に接続することができ、従ってｈ
（ｏ ： ９） 、ＲＡＭ、Ｑ（１： ｔｏ） 、ｂｕ
ｆｆｅｒ ；によりＲＡＭと呼ばれる装置の１０個のア
ドレスビンが、一対一の関係で、バッファと呼ばれる装
置の１０個の出力ラインに接続される。これによりバス
の相互接続を特定するために必要な労力が大幅に低減さ
れる。ピン・レンジ表記は下記の如く複数のピンを単一
ピンに相互接続するのを特定するのにも使用でき、 Ｄ（１：ｓ）、ｂｕｆｆｅｒ、 Ｑｌ、１ｎｖｅｒｔｅ
ｒ；これによりバッファの５個の入力ピンのすべてがイ
ンバータの単一出力ビンに接続される。一つの接続レン
ジが１に等しくなく、かつ互に接続レンジが等しくない
場合にはコンパイラ・エラーメツセージが発生する。
って参照される。従って識別子Ｑｌ／、ｆｌｉｐ ｆｌ
ｏｐ は先に宣言されたフリップフロップ・パッケージのＱｌ
／ピンを参照する。なおアクチブ低レベル信号を示すた
めにスラッシュ文字を使用することはオーバースコアリ
ング（ｏｖｅｒｓｃｏｒｉｎｇ ）を支持しない周辺装
置に対し便宜な慣行である。相互接続はピン識別子を次
の如く列挙することによって行われる： Ｑｌ、１ｎＶｅｒｔｅｌｒ、 Ｅａ、５ｅｉｅｃｔｏｒ
；これによりコンパイラはインバータのＱ１ピンをセレ
クタのＥ８ピンに接続するための出力を発生する。この
リストは任意個数の連鎖状相互接続を含むことができ、
所要の多数のライン上に続けて、セミコシンで終了する
ことができ、次の如く示される□ Ａ１．１ｎｖｅｒｔ
ｅｒ、 Ｂａ、５ｅｌｅｃｔｏｒ、 Ｄｌ、ｆｌｉｐ−
ｆｌｏｌ）；ピンのアレイはピン・レンジ表記を使用す
ることにより自動的に接続することができ、従ってｈ
（ｏ ： ９） 、ＲＡＭ、Ｑ（１： ｔｏ） 、ｂｕ
ｆｆｅｒ ；によりＲＡＭと呼ばれる装置の１０個のア
ドレスビンが、一対一の関係で、バッファと呼ばれる装
置の１０個の出力ラインに接続される。これによりバス
の相互接続を特定するために必要な労力が大幅に低減さ
れる。ピン・レンジ表記は下記の如く複数のピンを単一
ピンに相互接続するのを特定するのにも使用でき、 Ｄ（１：ｓ）、ｂｕｆｆｅｒ、 Ｑｌ、１ｎｖｅｒｔｅ
ｒ；これによりバッファの５個の入力ピンのすべてがイ
ンバータの単一出力ビンに接続される。一つの接続レン
ジが１に等しくなく、かつ互に接続レンジが等しくない
場合にはコンパイラ・エラーメツセージが発生する。
レンジ表記の使用は部品アレイの相互接続にも同様に適
用することができ、実際上２個のレンジ・フォーマット
を次の如く組合せることができる。
用することができ、実際上２個のレンジ・フォーマット
を次の如く組合せることができる。
Ａ（０： ９） 、ｖｉａｅｏ ＲＡＭ （１： ４）
ｔＱ（１＋ １０） 、ｂｕｆｆｅｒ；このステート
メントによりＲＡＭアドレスピンがＲＡＭアレイ全体に
対し一対一の関係でバッファの出力ピンに接続される。
ｔＱ（１＋ １０） 、ｂｕｆｆｅｒ；このステート
メントによりＲＡＭアドレスピンがＲＡＭアレイ全体に
対し一対一の関係でバッファの出力ピンに接続される。
通常誤りがちな一つのタスクは２個の信号バスを一つの
反転接続順序で相互接続することであり−これは、下記
の如く、一方のバスのピン・レンジ順序を逆にしたピン
・レンジ表記を用いることにより簡単に達成される。
反転接続順序で相互接続することであり−これは、下記
の如く、一方のバスのピン・レンジ順序を逆にしたピン
・レンジ表記を用いることにより簡単に達成される。
Ａ（０：４） 、ＲＡＭ、Ｄ（４：０） 、ｂｕｆｆｅ
ｒ；この例ではＲＡＭのアドレスＯがバッファの入力４
に接続され、以下同様に接続される。
ｒ；この例ではＲＡＭのアドレスＯがバッファの入力４
に接続され、以下同様に接続される。
第２の複数部品仕様はアスタリスク表記であり、１１文
字は１個または複数個の部品名の代りに６すべての使用
可能部品”を意味するのに使用できる。従って通常この
アスタリスクの前にドツトが配置される。例えば、ｃｏ
ａｅ ＋５Ｖ、 ｃｏｎｎｅｃｔｏｒＪ８． 十、ｓｍ
ｏｏｔｈｉｎｇ ｃａｐａｃｉｔｏｒ、＋ｓｖ、”；に
よりカード全体に対し＋５ボルト電源を相互接続するこ
とか特定される。
字は１個または複数個の部品名の代りに６すべての使用
可能部品”を意味するのに使用できる。従って通常この
アスタリスクの前にドツトが配置される。例えば、ｃｏ
ａｅ ＋５Ｖ、 ｃｏｎｎｅｃｔｏｒＪ８． 十、ｓｍ
ｏｏｔｈｉｎｇ ｃａｐａｃｉｔｏｒ、＋ｓｖ、”；に
よりカード全体に対し＋５ボルト電源を相互接続するこ
とか特定される。
ＨＡＣｔＫ入力言語に” Ｗｉｔｈ ”構造を含めるこ
とにより、特定の部品または部品アレイに多数の接続を
行う場合回路仕様が簡単になる。このステートメントの
セマンティックスはｐａｓｃａｉ言語において使用され
るものに類似している。後続のブロックを通じて、部品
名を伴わないいずれのピンも、″Ｗｉｔｈ″ステートメ
ントにおいて特定された部品（または部品アレイ）に所
属するものとして取扱われる。下記の形のコード Ｗｉｔｈ ＲＡＭ［：１：４） （ Ｑ（０！９） 、ｂｕｆｆｅｒ、Ａ（０：９） ：Ｏ３
／、 ｉ／、５ｅｌｅｃｔｏｒ ；（ により、ピンＡ（０：９）およびＯ３／がＲＡＭ（１＋
＊）と呼ばれる４個の装置のアレイに所属していると仮
定して相互接続が行われる０設計者は回路における各主
要部品に対するｗｉｔｈ”ステートメントを発生するボ
ードの周りで仕事をする傾向があるので、” Ｗｉ’ｔ
、ｈ″ステートメント強力なストラフチャリング（ｓｔ
ｒｕｃｔｕｒｉｎｇ ）・ツールになる。
とにより、特定の部品または部品アレイに多数の接続を
行う場合回路仕様が簡単になる。このステートメントの
セマンティックスはｐａｓｃａｉ言語において使用され
るものに類似している。後続のブロックを通じて、部品
名を伴わないいずれのピンも、″Ｗｉｔｈ″ステートメ
ントにおいて特定された部品（または部品アレイ）に所
属するものとして取扱われる。下記の形のコード Ｗｉｔｈ ＲＡＭ［：１：４） （ Ｑ（０！９） 、ｂｕｆｆｅｒ、Ａ（０：９） ：Ｏ３
／、 ｉ／、５ｅｌｅｃｔｏｒ ；（ により、ピンＡ（０：９）およびＯ３／がＲＡＭ（１＋
＊）と呼ばれる４個の装置のアレイに所属していると仮
定して相互接続が行われる０設計者は回路における各主
要部品に対するｗｉｔｈ”ステートメントを発生するボ
ードの周りで仕事をする傾向があるので、” Ｗｉ’ｔ
、ｈ″ステートメント強力なストラフチャリング（ｓｔ
ｒｕｃｔｕｒｉｎｇ ）・ツールになる。
設計者が信号に論理的名称を割当て、かつ種々の部品の
ピンを、命名された信号に接続するよう配置することを
所望することがしばしばある０他のよく知られた問題は
多数の紙面上の回路図の区分けを介して生ずる境界信号
を相互接続する問題である。ＨＡＣｔＫによれば、いわ
ゆるｅｘｔｅｒｎａｌ”信号を使用することによりこの
問題が解決される。
ピンを、命名された信号に接続するよう配置することを
所望することがしばしばある０他のよく知られた問題は
多数の紙面上の回路図の区分けを介して生ずる境界信号
を相互接続する問題である。ＨＡＣｔＫによれば、いわ
ゆるｅｘｔｅｒｎａｌ”信号を使用することによりこの
問題が解決される。
これは回路記述において信号識別子の前に波形記号（′
〜″）を付けることによって示される。ピンは外部信号
に普通の態様で接続される：Ａ１．ＲＡＭ Ｌ〜ａｄｄ
ｒｅｓｓ １：・〜ａｄｄｒｅｓｓ １． ｑｌ、ｂｕ
ｆｆ’８ｒ：コンパイラは外部信号相互接続のリストを
発生スることにより接続時に先に省略された接続を決定
することができる。使用前にこれら信号は下記の如きｅ
ｘｔｅｒｎステートメントを使用することによって宣言
する必要がある： ｘｔｅｒｎ ａｄｄｒｅｓｓ（ｏ： ７） ｔＧＤ、Ｖｃｏ；通常の
ピン・レンジ構成は外部に対しても同様に成立つことに
注意する必要がある０ ＨＡＣＫによる回路記述において記号定数を使用するこ
とができ、かつ設計者が多数のファイルにわたる設計を
分割できるようにするため、Ｃ状 １（（３−１ｉｋｅ
）プロセッサを設ける。このプロセッサに対し２つの
形式の指令を供給することができ、≠ｄｅｆｉｎｅによ
りプロセッサは記号ストリングを一つの記号で置換する
ことを行う。
〜″）を付けることによって示される。ピンは外部信号
に普通の態様で接続される：Ａ１．ＲＡＭ Ｌ〜ａｄｄ
ｒｅｓｓ １：・〜ａｄｄｒｅｓｓ １． ｑｌ、ｂｕ
ｆｆ’８ｒ：コンパイラは外部信号相互接続のリストを
発生スることにより接続時に先に省略された接続を決定
することができる。使用前にこれら信号は下記の如きｅ
ｘｔｅｒｎステートメントを使用することによって宣言
する必要がある： ｘｔｅｒｎ ａｄｄｒｅｓｓ（ｏ： ７） ｔＧＤ、Ｖｃｏ；通常の
ピン・レンジ構成は外部に対しても同様に成立つことに
注意する必要がある０ ＨＡＣＫによる回路記述において記号定数を使用するこ
とができ、かつ設計者が多数のファイルにわたる設計を
分割できるようにするため、Ｃ状 １（（３−１ｉｋｅ
）プロセッサを設ける。このプロセッサに対し２つの
形式の指令を供給することができ、≠ｄｅｆｉｎｅによ
りプロセッサは記号ストリングを一つの記号で置換する
ことを行う。
≠ｄｅｆｉｎｅ ＲＡＸ ＡＲＲＡＹ Ｏ：４・８ｔｒ
ｕｃｔ ｅｌｅｍ Ｖｉ、ａｅＯＲＡＭ（ＲＡＭ ＡＲ
ＲＡＹ） ＝ ２１１４；これはコードの残りの部分を
通じて記号” Ｒｍ ＡＲＲＡＭ”をストリング”Ｏ：
４”で置換するという効果を有する。置換テキストは行
端までのいずれかの文字列とすることができる。この命
令は、特定の部品群または部品アレイがしばしば参照さ
れかっこの部品群ま、たは部品アレイにおける部品の数
を変更する場合に有用である。その場合≠ｄｅｆｉｎｅ
命令だけ訂正することを必要とするに過ぎず、これに対
応する変更はプログラムを通して自動的に行われる。
ｕｃｔ ｅｌｅｍ Ｖｉ、ａｅＯＲＡＭ（ＲＡＭ ＡＲ
ＲＡＹ） ＝ ２１１４；これはコードの残りの部分を
通じて記号” Ｒｍ ＡＲＲＡＭ”をストリング”Ｏ：
４”で置換するという効果を有する。置換テキストは行
端までのいずれかの文字列とすることができる。この命
令は、特定の部品群または部品アレイがしばしば参照さ
れかっこの部品群ま、たは部品アレイにおける部品の数
を変更する場合に有用である。その場合≠ｄｅｆｉｎｅ
命令だけ訂正することを必要とするに過ぎず、これに対
応する変更はプログラムを通して自動的に行われる。
他のマイク四プｐセッサ指令は≠１ｎｃｌｕｄｅであり
、これにより特定のファイルが特定の点において主プロ
グラムに含まれることとなる。
、これにより特定のファイルが特定の点において主プロ
グラムに含まれることとなる。
≠ １ｎｃｌｕｄｅ ” ｖｉｄｅｏｃｉｒｃｕｉｔ
”ｅｎａｂｌｅ 、ＲＡＭ （ＲＡＭＡＲＲＡＹ） 、
〜ＧＮＤ：設計の記述における言語の使用を示すため簡
単な回路図を第８図に示し、これに対応するＨＡＣＫプ
°ログラムを後出のアペンディックスｌに示しである。
”ｅｎａｂｌｅ 、ＲＡＭ （ＲＡＭＡＲＲＡＹ） 、
〜ＧＮＤ：設計の記述における言語の使用を示すため簡
単な回路図を第８図に示し、これに対応するＨＡＣＫプ
°ログラムを後出のアペンディックスｌに示しである。
ここの説明で用いた例の多くはこのアペンディックスか
ら採用しているから、普通の回路およびそのＨＡＣＫ記
述の間の関係は明らかである。
ら採用しているから、普通の回路およびそのＨＡＣＫ記
述の間の関係は明らかである。
ＨＡＣＫはプリント回路ボード・パッケージに対する入
力として必要なコードを含む出力ファイルに加えて多数
の有用な出力ファイルを発生することができる。ソース
コードにおける誤りの場合には誤りリストを発生するこ
とができ、この誤りリストは誤りの短いサマリーとする
かまたはコンテキストにおける誤りを示す普通のプログ
ラムの形式にすることができる。
力として必要なコードを含む出力ファイルに加えて多数
の有用な出力ファイルを発生することができる。ソース
コードにおける誤りの場合には誤りリストを発生するこ
とができ、この誤りリストは誤りの短いサマリーとする
かまたはコンテキストにおける誤りを示す普通のプログ
ラムの形式にすることができる。
回路記述の完全さを決定する際に設計者を補助するため
接続されていないピンのリストを発生することができ、
このリストでは接続されていないピンを、その真の部品
番号およびピン番号と、ソースコードにおいて使用され
たそのＨＡＣＫ名とによって参照することができる。部
品の一般形式も指示することができる。部品番号はプリ
ント回路ボード、回路および他のドキュメンテーション
について参照するためＨＡＣＫによって各部品に割当て
られた番号である。この番号付けは普通の番号付は形式
（即ち工Ｃ１，ｆｆ’Ｒ１，ＲＨ）に従うが、所要に応
じ形式を変更することができる。
接続されていないピンのリストを発生することができ、
このリストでは接続されていないピンを、その真の部品
番号およびピン番号と、ソースコードにおいて使用され
たそのＨＡＣＫ名とによって参照することができる。部
品の一般形式も指示することができる。部品番号はプリ
ント回路ボード、回路および他のドキュメンテーション
について参照するためＨＡＣＫによって各部品に割当て
られた番号である。この番号付けは普通の番号付は形式
（即ち工Ｃ１，ｆｆ’Ｒ１，ＲＨ）に従うが、所要に応
じ形式を変更することができる。
プリント回路ボードの製造およびドキュメンテーション
において使用するため部品リストを発生することができ
、かつ回路において各部品および他のすペモの部品の間
の接続の数を示す”タリー（ｔａｌｌｙ ）″ファイル
を発生することができる。
において使用するため部品リストを発生することができ
、かつ回路において各部品および他のすペモの部品の間
の接続の数を示す”タリー（ｔａｌｌｙ ）″ファイル
を発生することができる。
タリーファイルはプロトタイプ回路の構成に当り特に使
用され、その場合タリーファイルにより部品配置が補助
される。
用され、その場合タリーファイルにより部品配置が補助
される。
デバッキングにおいて使用するため、使用されたすべて
の集積回路のピンアウト（プリント回路ボードの両側か
ら示した〕を示す画像ファイルを発生することができる
。フンバイラは、発生した相互接続を示す中間コードフ
ァイルを発生した拡張コードファイルと共に前記中間コ
ードファイルを利用することができる。これはトレース
によって使用されるが、他の後処理に対して使用するこ
ともできる。発生した最後のファイルはプリント回路ボ
ードの実際の発生において使用されるＨＡＣＫを含んで
いる。
の集積回路のピンアウト（プリント回路ボードの両側か
ら示した〕を示す画像ファイルを発生することができる
。フンバイラは、発生した相互接続を示す中間コードフ
ァイルを発生した拡張コードファイルと共に前記中間コ
ードファイルを利用することができる。これはトレース
によって使用されるが、他の後処理に対して使用するこ
ともできる。発生した最後のファイルはプリント回路ボ
ードの実際の発生において使用されるＨＡＣＫを含んで
いる。
Ｒａｃａｌ ＲＥＤＡＯプリント回路ボード・レイアウ
ト・システムに対しアペンディックス１におけるソース
コードからコンパイラによって発生したコードの一部を
後出のアペンディックス２に示しである。
ト・システムに対しアペンディックス１におけるソース
コードからコンパイラによって発生したコードの一部を
後出のアペンディックス２に示しである。
代案として、ユーザはＨＡＣＫにおいてコード発生器を
要求して、プロトタイプ回路の構成に使用すべきワイヤ
パースン（ＷｉｒｅｐｅｒＳＯｎ ）に対する一連のワ
イヤ・ラッピング命令を発生することができる。これら
の命令は部品番号および番号によって接続を列挙し、か
つ適当なワイヤ・カラーも示唆する。ＨＡＣＫの変形バ
ージョンを使用して他のレイアウト・システムに対する
コードを発生することができる。
要求して、プロトタイプ回路の構成に使用すべきワイヤ
パースン（ＷｉｒｅｐｅｒＳＯｎ ）に対する一連のワ
イヤ・ラッピング命令を発生することができる。これら
の命令は部品番号および番号によって接続を列挙し、か
つ適当なワイヤ・カラーも示唆する。ＨＡＣＫの変形バ
ージョンを使用して他のレイアウト・システムに対する
コードを発生することができる。
’１’ｒａｃｅは接続をトレースするためＨＡＯＫシス
テムと共に使用されるユーティリティである。Ｔｒａｃ
ｅはＨＡＣＫ 中間コードファイルを試験し、かつ設計
者がＨＡＣＫコードから発生した物理的相互接続を対話
方式で表示できるようにする。プログラムは、他のどの
部品のどのピンが部品番号、ビン番号およびＨＡＣＫ記
号記述を理解して与えられたビンに接続されるかを設計
者に示す。ワイヤ・ラッピングされたプロトタイプ・ボ
ード上の相互接続の識別を補助するため、ワイヤパース
ンの命令において与えられたワイヤ・カラーも示される
。これにより、設計者と製造者が同一人物でない場合、
ライフが邊に簡単になる。
テムと共に使用されるユーティリティである。Ｔｒａｃ
ｅはＨＡＣＫ 中間コードファイルを試験し、かつ設計
者がＨＡＣＫコードから発生した物理的相互接続を対話
方式で表示できるようにする。プログラムは、他のどの
部品のどのピンが部品番号、ビン番号およびＨＡＣＫ記
号記述を理解して与えられたビンに接続されるかを設計
者に示す。ワイヤ・ラッピングされたプロトタイプ・ボ
ード上の相互接続の識別を補助するため、ワイヤパース
ンの命令において与えられたワイヤ・カラーも示される
。これにより、設計者と製造者が同一人物でない場合、
ライフが邊に簡単になる。
ＨＡＣＫ Ｇ：１０言語で書かれ、かつ例えば、０２７
Ｍ（８０８０／Ｚ８（１：対し、ＴはＢＤＳ−ＣＧＣお
いて）、ＵＮＩＸおよびＶＡＸ／ＶＭＳオペレーティン
グ・システムの下で実施することができる。パッケージ
を他のオペレ９．−ティング・システムに結合すること
は適当なＣコンパイラの使用可能性を付与する比較的簡
単な仕事である。ＨＡＣＫコンパイラの最大オーバーレ
イのオブジェクトフードは０ＮＹＸ ０８００２ＵＮＩ
Ｘシステムにおいて約６０にバイトを占める。
Ｍ（８０８０／Ｚ８（１：対し、ＴはＢＤＳ−ＣＧＣお
いて）、ＵＮＩＸおよびＶＡＸ／ＶＭＳオペレーティン
グ・システムの下で実施することができる。パッケージ
を他のオペレ９．−ティング・システムに結合すること
は適当なＣコンパイラの使用可能性を付与する比較的簡
単な仕事である。ＨＡＣＫコンパイラの最大オーバーレ
イのオブジェクトフードは０ＮＹＸ ０８００２ＵＮＩ
Ｘシステムにおいて約６０にバイトを占める。
ＵＮＩＸ Ｖ ７が映像のデータスペースの大きさにつ
き配置する制限により、コンパイルできるボードの大き
さが制限される。将来において、ＵＮＩＸシステム■オ
ペレーティングシステムへ切換えるか、またＧｅｔ ｖ
Ａｘ １１／７８０ ニー）きＶＡＸ １１−０ ：ｌ
ンバイラと共にプログラム列の再コンパイレーション
へ切換えると、コンパイルできる回路の大きさにつき大
した制限の課せられないコンパイラのバージョンが得ら
れるものと思われる。
き配置する制限により、コンパイルできるボードの大き
さが制限される。将来において、ＵＮＩＸシステム■オ
ペレーティングシステムへ切換えるか、またＧｅｔ ｖ
Ａｘ １１／７８０ ニー）きＶＡＸ １１−０ ：ｌ
ンバイラと共にプログラム列の再コンパイレーション
へ切換えると、コンパイルできる回路の大きさにつき大
した制限の課せられないコンパイラのバージョンが得ら
れるものと思われる。
本明細書において使用した記号は全く任意であり、使用
される精密装置、例えば、人力キーボードおよび出力プ
リンタにおいて使用できる記号に応じて他の記号を使用
できること勿論である。また本発明を実現するため他の
言語または他の構造物を使用できることも明らかである
。本発明の利点を要約すると次の通りである。
される精密装置、例えば、人力キーボードおよび出力プ
リンタにおいて使用できる記号に応じて他の記号を使用
できること勿論である。また本発明を実現するため他の
言語または他の構造物を使用できることも明らかである
。本発明の利点を要約すると次の通りである。
・自動的アレイ接続構造であり、特にバス構体が一対一
プラス・オフセット（ｏｎｅ−ｔｏ−ｏｎｅ ｐｌｕｓ
Ｏｆｆｓｅｔ ）の性質のものである場合、これは基本
的解決策となる。特に、言語はデータ指向言語であり、
ＬｌｍＳ ’Ｓの如きインペラテイプ言語ではない。
プラス・オフセット（ｏｎｅ−ｔｏ−ｏｎｅ ｐｌｕｓ
Ｏｆｆｓｅｔ ）の性質のものである場合、これは基本
的解決策となる。特に、言語はデータ指向言語であり、
ＬｌｍＳ ’Ｓの如きインペラテイプ言語ではない。
２＝Ａ５ ： １７＝Ａ７ ：
８＝Ａ４ ： １６＝Ａ８ ：
４＝Ａ８ ： １５＝Ａ９ ：
５ ＝ Ａｏ ： １４ ＝ ＤＯ：
６＝Ａ１ ： １８＝Ｄ１ ：
？＝Ａ２ ： １２ ＝Ｄ２ ：
８ ＝ ＣｊＳ／ ； １１ 二Ｄａ ：９ ＝ ＧＮ
ｉ ： ｉｏ ＝ ＷＥ／ ：ＲＡＭ（１：２）； ） ｘｔｅｒｎ ＡＢ（０：９）、ＤＢ（（１ニア） 、Ｓｅ１／ＪＥ／
（１：２）、ＧＮＤ、ＶＯＣ；ｃｏｎｎｅｃｔｉｏｎｓ
ＳＩＧＮＡＬＳ（ ｔｒａｃｋｗｉｄｔｈ ＝ ｄｅｆａｕｌｔ；ｗｉｔｈ
ＲＡＭ（１ｉ２〕 （ 〜ＡＢ（ｏｗ９）、Ａ（０：９）； （３Ｓ／ Ｔ ｌ／ 、８ ｅ １ ｅ ＣｔＯｒ ＋
。
ｉ ： ｉｏ ＝ ＷＥ／ ：ＲＡＭ（１：２）； ） ｘｔｅｒｎ ＡＢ（０：９）、ＤＢ（（１ニア） 、Ｓｅ１／ＪＥ／
（１：２）、ＧＮＤ、ＶＯＣ；ｃｏｎｎｅｃｔｉｏｎｓ
ＳＩＧＮＡＬＳ（ ｔｒａｃｋｗｉｄｔｈ ＝ ｄｅｆａｕｌｔ；ｗｉｔｈ
ＲＡＭ（１ｉ２〕 （ 〜ＡＢ（ｏｗ９）、Ａ（０：９）； （３Ｓ／ Ｔ ｌ／ 、８ ｅ １ ｅ ＣｔＯｒ ＋
。
（
ｗｉｔｈ ＲＡＭ（１）
（
〜ＤＢ（０１）、Ｄ（ｏ：ａ）：
〜ＷＥ／（１）、ＷＥ／：
〜ＷＥ／（２）、ＷＥ、／：
）
ｗｉｔｈ ５ｅｌｅｃｔｏｒ
（
Ｅ １／ ｌ Ｅ ２／ ｌ〜ＧＮＤ：Ａ（０：２）
ｌ〜ＡＢ（０：２）： ） 〜ｓｅｌ／、Ｄ１．１ｎｖｅｒｔｅｒ；ｑｔ、１ｎｖｅ
ｒｔｅｒ、Ｈ：３．５ｅｌｅｃｔｏｒ；） ００ｎｎｅＯｔｉＯｎＳ ＰＯＷＥＲ （ ｔｒａｃｋｗｉｄｔｈ ＝ ｄｅｆａｕｌｔ：〜ＶＯＯ
，＋５Ｖ”： ） 〜ＧＮＤ、ＧＮＤ、。
ｌ〜ＡＢ（０：２）： ） 〜ｓｅｌ／、Ｄ１．１ｎｖｅｒｔｅｒ；ｑｔ、１ｎｖｅ
ｒｔｅｒ、Ｈ：３．５ｅｌｅｃｔｏｒ；） ００ｎｎｅＯｔｉＯｎＳ ＰＯＷＥＲ （ ｔｒａｃｋｗｉｄｔｈ ＝ ｄｅｆａｕｌｔ：〜ＶＯＯ
，＋５Ｖ”： ） 〜ＧＮＤ、ＧＮＤ、。
）
）
アペンディックス２：
、ＰＯＢ ＲＥＤＡＯ５ｌ（ＡＰＥ ＦＩＬＥ ＧＥＮ
ＥＲＡＴＥＤ ＢＹ ０ＨＯＰ Ｖ７．ＯＯ、ＲＥＭ
ＩＮＶＯＫＥＤ ＯＮ ＭＯＮ ００’Ｉ’ １７ １
６：２９：０５ １９８８゜、ＴＥＸＴ ・ＥＸＡＭＰＬＥ １７／１０／８８ ．ＢＯＡＲＤ ＥＵＲＯＣＡＲＤ 、００Ｍ 、ＲＥＦ ＩＯＬ Ｌａ２Ｏ２ ＩＣ３２Ｌ８００ｇ 、ＲＥＭ 、ＲＥＭ １０２４Ｘ４ ＢＩ’［’ ５ＴＡＴＩ（３
ＲＡＭ、ＲＥＭ 、００Ｍ 、ＲＥＦ ＩＣ８Ｌ８ａｏ４ ＩＣ４Ｌａ２Ｏ２ 、ＥＯＤ 、ＰＧＢ 肚ＤＡＣ０ＯＮＮＥＣＴＩＯＮ ＦＩＬＥ
ＧＥＮＥＲＡＴＥＤ ＢＹ ０ＨＯＰ、００）Ｊ ５Ｔ
ＡＲＴ ＯＦ ５ＩＧＮＡＬＳ ０ＯＮＮＥＯＴＩＯＮ
Ｓ、Ｃ３０ＤＥ ２ ＩＯ３５１０４５ １０８６ＩＣ４６ ・ＩＣ８７ＩＣ４’ｌ ＩＯ３４Ｉ０４ ４ 工Ｃ３８ＩＣ４８ ＩＣ８ｇＩＯ４ｇ Ｉ０８ｚＩ０４ λ ＩＣ！８ １７ ＩＣ４１？ Ｉ０８ １６ ＩＣ４１６ Ｉ０８ １５ ＩＣ４１５ ＩＧ８ ８ ＩＣ４８ ＩＣｔ８ ８ Ｉｏｌ １４ 工０１ ４Ｉ（３１５ １０２２１Ｃ！１ ８ 、ＯＯＮ ５ＴＡＲＴ ＯＦ ＰＯＷＫＲＧＯＮＮＥＧ
ＴＩＯＮＳ、０ＯＤＥ ６ エ０１ １６ ＩＣ２１４ Ｉ０１ １ｅ Ｉ（３８１７ Ｉ０１ １６ ＩＣ４１８ 、ＣＯＮ ５ＴＡＲＴ ＯＦ ＧＲＯＵＮＤ ０ＯＮＮ
ＥＯＴＩＯＮＳ、０ＯＤＥ ７ Ｉｏｌ ８ 工０２ ７ −ＩＯ１８ｌ０８９ Ｉｏｌ ８ Ｉ（３４９ 、ＲＥＭ ０ＯＮＮＫＧＴＩ）ＪＧ ＥＸＴＥＲＮＡＬ
５ＩＧＮＡＩ、５Ｉ０１ ４１０１ ８ １０１ １ ＩＣ４５ Ｉｏｌ ２１０Ｊ３ Ｂ １０１ ８１０８ ７ 、ＥＯＤ
ＥＲＡＴＥＤ ＢＹ ０ＨＯＰ Ｖ７．ＯＯ、ＲＥＭ
ＩＮＶＯＫＥＤ ＯＮ ＭＯＮ ００’Ｉ’ １７ １
６：２９：０５ １９８８゜、ＴＥＸＴ ・ＥＸＡＭＰＬＥ １７／１０／８８ ．ＢＯＡＲＤ ＥＵＲＯＣＡＲＤ 、００Ｍ 、ＲＥＦ ＩＯＬ Ｌａ２Ｏ２ ＩＣ３２Ｌ８００ｇ 、ＲＥＭ 、ＲＥＭ １０２４Ｘ４ ＢＩ’［’ ５ＴＡＴＩ（３
ＲＡＭ、ＲＥＭ 、００Ｍ 、ＲＥＦ ＩＣ８Ｌ８ａｏ４ ＩＣ４Ｌａ２Ｏ２ 、ＥＯＤ 、ＰＧＢ 肚ＤＡＣ０ＯＮＮＥＣＴＩＯＮ ＦＩＬＥ
ＧＥＮＥＲＡＴＥＤ ＢＹ ０ＨＯＰ、００）Ｊ ５Ｔ
ＡＲＴ ＯＦ ５ＩＧＮＡＬＳ ０ＯＮＮＥＯＴＩＯＮ
Ｓ、Ｃ３０ＤＥ ２ ＩＯ３５１０４５ １０８６ＩＣ４６ ・ＩＣ８７ＩＣ４’ｌ ＩＯ３４Ｉ０４ ４ 工Ｃ３８ＩＣ４８ ＩＣ８ｇＩＯ４ｇ Ｉ０８ｚＩ０４ λ ＩＣ！８ １７ ＩＣ４１？ Ｉ０８ １６ ＩＣ４１６ Ｉ０８ １５ ＩＣ４１５ ＩＧ８ ８ ＩＣ４８ ＩＣｔ８ ８ Ｉｏｌ １４ 工０１ ４Ｉ（３１５ １０２２１Ｃ！１ ８ 、ＯＯＮ ５ＴＡＲＴ ＯＦ ＰＯＷＫＲＧＯＮＮＥＧ
ＴＩＯＮＳ、０ＯＤＥ ６ エ０１ １６ ＩＣ２１４ Ｉ０１ １ｅ Ｉ（３８１７ Ｉ０１ １６ ＩＣ４１８ 、ＣＯＮ ５ＴＡＲＴ ＯＦ ＧＲＯＵＮＤ ０ＯＮＮ
ＥＯＴＩＯＮＳ、０ＯＤＥ ７ Ｉｏｌ ８ 工０２ ７ −ＩＯ１８ｌ０８９ Ｉｏｌ ８ Ｉ（３４９ 、ＲＥＭ ０ＯＮＮＫＧＴＩ）ＪＧ ＥＸＴＥＲＮＡＬ
５ＩＧＮＡＩ、５Ｉ０１ ４１０１ ８ １０１ １ ＩＣ４５ Ｉｏｌ ２１０Ｊ３ Ｂ １０１ ８１０８ ７ 、ＥＯＤ
第１図は本発明の電気回路用部品相互接続リスト発生装
置を示すブロック＠１ 第２図は回路ボード・レイアウト発生過程を示す図、 第８図は部品相互接続リストを発生すべき電気回路の一
例を示す図である。 ｌ・・・中央処理ユニット ２・・・バス８・・・入力
装置 鳴・・・ライブラリ５・・・プレグラムメモリ
６・・・出力装置２０・・・入力装置 ２２．２１２Ｂ、２８． ８０． ８２． δ会、ａａ
、ｓＢ・・・モジュール２／２ ２０ 手続補正書（方式） ％式％ １、事件の表示 昭和５９年 特 許 願第２３５８２１号および装置 ３、補正をする者 事件との関係 特許出願人 名称 エヌφベーーフィリップス・ フルーイランベンファブリケン ５、補正命令の日付 昭和６０年２月２６日 ６”補正ｏ対象 明細書の「発明の詳細な説明」の欄７
、補正の内容 （別紙の通り） °１．明細書第６頁第６〜１１行の「メーカーである・
・・がある。」を「メーカーであるレーカルーレダツク
・リミテッド（ＲＡＯＡＬ ＲＫＤＡＯＬｔｄ、 ）（
英１１ｉシーーエル２０８エツチ・イー、グローセスタ
−シャ、チュウクスバリー、ニュートン（Ｎｅｗｔｏｎ
、 Ｔｅｗｋｅｓｂｕｒｙ 、 Ｇｌｏｕｃｅｓｔｅ
ｒｓｈｉｒｅ 、ＩＧＬ ２０ ８ ＨＥ 、 Ｅｎｇ
ｌａｎｄ ）所在）からそのテクニカル・ライティング
・グループ（ＴｅｃｈｎｉｃａｌＷｒｉｔｉｎｇ Ｇｒ
ｏｕｌ） ）によって作製されたデータ・プレバレージ
ョン儂マニュアル（Ｄａｔａ Ｐｒｅｐａ−ｒａｔｉＯ
ｎ Ｍａｎｕａｌ ）に記載されたシーカル・レダ 弓
ツク・ミニ／マクレ・ピー・シー書ビーーデザイン・シ
ステム（ＲムＯＪ、Ｔ、 ＲＫＤＡＯＷｉｎ土／ Ｍａ
ｘｉＰＣＢ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍ ）がアル。 」に訂正ｔ ルｏ ”２、同１ｔ！？頁第９〜１２行の
「この技術分野の・・・記載されている。」を「この技
術分野の現状 七はダブリュ・ワイ・ビー・リム（Ｗ、
Ｙ、Ｐ、Ｌｉｍ ）著の論文エッチ・アイ・ニス・ディ
ー・エルーア・ストラフチャー・デスクリプジョン・ラ
ン １ゲジ；コミュニケーションズ・オプ・ジ−ニーシ
ー−ｘム（ＨＩＳＤＬ−Ａ ５ｔｒｕｃｔｕｒｅ ｄｅ
ｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅ ： Ｃｏｍｍｕ
ｎｉｃａｔｉｏｎｓ ｏｆ ｔｈｅ ＡＯＭ ）ｒＶｏ
ｌ、ｇｓ、Ａｉｌ、１９８２年１１月、第８２８〜８８
０頁に記載されている。」に訂正する。 、同第１８頁第８行をｒＨＡｃＫ（ハードウェア・コン
パイラ−ジョン−キット（）（ａｒｄｗａｒｅ Ｇｏｍ
ｐｉｌａ−ｔｉｏｎ Ｋｉｔ ） ）と呼ばれ」に訂正
し、同頁第１９行の「販のＲＥＤＡＣｔ Ｊを「販のレ
ダクタｔ ｕｇｎＡｃ ） Ｊに訂正する。 １、同第２２頁第６行を「与し、かつシーカル・レダク
タ・ミニ／マクレ（ＲＡＯＡＬ ＲＥＤＡＣＭｉｎｉ／
Ｍａｘｉ）プリント回」に訂正する。 、同第２８頁第１９行のｒ ＩＮ置社」を「インテル社
」に訂正する。 、同第１３６Ｎ第４行を「シーカル・レダクタ（Ｒａｃ
ａｌ ＲＥＤＡＣｔ ）プリント回路ボード・レイアウ
ト・」に訂正する。 ２同第８８頁第１９行のｒ Ｌｉｍ５’ｓ Ｊを「リム
スス（Ｌｉｍ５ ′ｓ ） Ｊに訂正する。 ８同第２０頁第１８〜１９行のｒ ＲＡＯＡＬ ＲＫＤ
ＡＯＪを［シーカル・レダクタ（ＲＡＯＡＬ ＲＥＤＡ
Ｇ ） Ｊに訂正す乞。
置を示すブロック＠１ 第２図は回路ボード・レイアウト発生過程を示す図、 第８図は部品相互接続リストを発生すべき電気回路の一
例を示す図である。 ｌ・・・中央処理ユニット ２・・・バス８・・・入力
装置 鳴・・・ライブラリ５・・・プレグラムメモリ
６・・・出力装置２０・・・入力装置 ２２．２１２Ｂ、２８． ８０． ８２． δ会、ａａ
、ｓＢ・・・モジュール２／２ ２０ 手続補正書（方式） ％式％ １、事件の表示 昭和５９年 特 許 願第２３５８２１号および装置 ３、補正をする者 事件との関係 特許出願人 名称 エヌφベーーフィリップス・ フルーイランベンファブリケン ５、補正命令の日付 昭和６０年２月２６日 ６”補正ｏ対象 明細書の「発明の詳細な説明」の欄７
、補正の内容 （別紙の通り） °１．明細書第６頁第６〜１１行の「メーカーである・
・・がある。」を「メーカーであるレーカルーレダツク
・リミテッド（ＲＡＯＡＬ ＲＫＤＡＯＬｔｄ、 ）（
英１１ｉシーーエル２０８エツチ・イー、グローセスタ
−シャ、チュウクスバリー、ニュートン（Ｎｅｗｔｏｎ
、 Ｔｅｗｋｅｓｂｕｒｙ 、 Ｇｌｏｕｃｅｓｔｅ
ｒｓｈｉｒｅ 、ＩＧＬ ２０ ８ ＨＥ 、 Ｅｎｇ
ｌａｎｄ ）所在）からそのテクニカル・ライティング
・グループ（ＴｅｃｈｎｉｃａｌＷｒｉｔｉｎｇ Ｇｒ
ｏｕｌ） ）によって作製されたデータ・プレバレージ
ョン儂マニュアル（Ｄａｔａ Ｐｒｅｐａ−ｒａｔｉＯ
ｎ Ｍａｎｕａｌ ）に記載されたシーカル・レダ 弓
ツク・ミニ／マクレ・ピー・シー書ビーーデザイン・シ
ステム（ＲムＯＪ、Ｔ、 ＲＫＤＡＯＷｉｎ土／ Ｍａ
ｘｉＰＣＢ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍ ）がアル。 」に訂正ｔ ルｏ ”２、同１ｔ！？頁第９〜１２行の
「この技術分野の・・・記載されている。」を「この技
術分野の現状 七はダブリュ・ワイ・ビー・リム（Ｗ、
Ｙ、Ｐ、Ｌｉｍ ）著の論文エッチ・アイ・ニス・ディ
ー・エルーア・ストラフチャー・デスクリプジョン・ラ
ン １ゲジ；コミュニケーションズ・オプ・ジ−ニーシ
ー−ｘム（ＨＩＳＤＬ−Ａ ５ｔｒｕｃｔｕｒｅ ｄｅ
ｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅ ： Ｃｏｍｍｕ
ｎｉｃａｔｉｏｎｓ ｏｆ ｔｈｅ ＡＯＭ ）ｒＶｏ
ｌ、ｇｓ、Ａｉｌ、１９８２年１１月、第８２８〜８８
０頁に記載されている。」に訂正する。 、同第１８頁第８行をｒＨＡｃＫ（ハードウェア・コン
パイラ−ジョン−キット（）（ａｒｄｗａｒｅ Ｇｏｍ
ｐｉｌａ−ｔｉｏｎ Ｋｉｔ ） ）と呼ばれ」に訂正
し、同頁第１９行の「販のＲＥＤＡＣｔ Ｊを「販のレ
ダクタｔ ｕｇｎＡｃ ） Ｊに訂正する。 １、同第２２頁第６行を「与し、かつシーカル・レダク
タ・ミニ／マクレ（ＲＡＯＡＬ ＲＥＤＡＣＭｉｎｉ／
Ｍａｘｉ）プリント回」に訂正する。 、同第２８頁第１９行のｒ ＩＮ置社」を「インテル社
」に訂正する。 、同第１３６Ｎ第４行を「シーカル・レダクタ（Ｒａｃ
ａｌ ＲＥＤＡＣｔ ）プリント回路ボード・レイアウ
ト・」に訂正する。 ２同第８８頁第１９行のｒ Ｌｉｍ５’ｓ Ｊを「リム
スス（Ｌｉｍ５ ′ｓ ） Ｊに訂正する。 ８同第２０頁第１８〜１９行のｒ ＲＡＯＡＬ ＲＫＤ
ＡＯＪを［シーカル・レダクタ（ＲＡＯＡＬ ＲＥＤＡ
Ｇ ） Ｊに訂正す乞。
Claims (1)
- 【特許請求の範囲】 １ 個別部品ピン対個別部品ピン命令の形態において電
気回路用部品相互接続リストを発生するに当り１ 下記の形態 Ｘ（ａ：ｂ） 、Ａ（Ｃ：（１） 、Ｙ（ｅ：ｆ） 、
Ｂ（ｇ：ｈ） ；の回路相互接続記述を形成し為 但しＸおよびＹは部品ピン機能記述、 ＡおよびＢは部品名、 ａｓ ｂ ｙ ’ ｐ ｄ ｒ ｅ ｙ ｆ ｔ ｇお
よびｈは整数または文字であり、これらは、 ａおよびｂの間の差がｅおよびｆの間 の差に等しいならば任意の値とするこ とができ（但しこれらの差の一方がゼ ロに等しくない）、これらの差の一方 がゼロに等しければ、これらの差の他 方は任意の値とすることができ、 コンマは“−ｍ−に接続される”ことを示す。 使用部品のリストおよび使用部品の記述を形成し：標準
部品記述のライブラリを記憶し：回路記述およびライブ
ラリから選択された部品記述を処理して個別部品ピン対
個別部品ピン接続の形態における相互接続リストを発生
することを特徴とする電気回路用部品相互接続リスト発
生方法。 区 回路記述を処理する以前にすべての部品および信号
が宣言される特許請求の範囲第１項記載の電気回路用部
品相互接続リスト発生方法。・ ＆ 電気回路用各部品相互接続を第１個別部品ビンおよ
び第２個別部品ピンの′間のリンクの形態とする部品相
互接続リストを発生するため ・使用するいずれかの部品を含む部品リストと、 ・使用するいずれかの部品の機能ビン記述を含むこの部
品の部品記述と、 壷第１の命名された部品アレイの第２ビンアレイに接続
された、第８の命名された部品アレイの第４ピンアレイ
の形態のエレメントを含む回路相互接続記述（但し少な
くとも第ａアレイは非単エレメント・アレイ）と を入力する入力手段を備え、ここでいずれかの回路相互
接続記述エレメントに対し第２および第４７レイは非単
エレメント・アレイでありかつ等しい数のアレイ・エレ
メントを有し、 更に、前記部品記述を標準部品記述として記憶するライ
ブラリ手段と、プログラム制御の下に回路相互接続記述
および使用する部品のリストを処理する一方、前記部品
記述にアクセスするため前記ライブラリ手段のアドレス
指定を行う処理手段と、前記処理の後に前記部品相互接
続リストを出力する出力手段とを備えたことを特徴とす
る電気回路用部品相互接続リスト発生装置。 表 少なくとも１個の回路相互接続記述エレメントが、
第５部品アレイ内に含まれる回路相互接続記述における
関連する特定部品なしにいずれかのビンとして前記処理
手段によって第５部品アレイを処理するための記述を割
当てるため第５部品アレイに対しｐａｓｃａｌ言語形式
の” ｗｉｔｈ”ステートメントを含む少なくとも１個
の間接割当て（ｗｉｔｈ ）記述ブロックを有する特許
請求の範囲第８項記載の電気回路用部品相互接続リスト
発生装置。 五 前記回路相互接続記述が更に、電気回路における関
連する共通点に接続すべきいずれかの部品の等しく命名
されたビンの第６７レイの形態における少なくとも１個
のエレメントを含む特許請求の範囲第８または４項記載
の電気回路用部品相互接続リスト発生装置。 ａ 前記入力する過程が、回路記述を処理するため前記
処理手段を付勢する以前にすべての部品および命名され
た信号をリストアツブしかつ信号名をそのビンに割当て
ることによるすべての部品および命名された信号の宣言
を含む特許請求の範囲第８乃至５項中のいずれか一項記
載の電気回路用部品相互接続リスト発生装置。 ？、 第１記述がどこに生じても第１記述を第２記述で
置換するため所定の第１命令を実行するよう前記処理手
段を制御する特許請求の範囲第８乃至６項中のいずれか
一項記載の電気回路用部品相互接続リスト発生装置。 ＆ 所定の第２命令の制御の下に、特定されたファイル
の内容をプログラム内の所定位置に挿入するよう前記処
理手段が作動する特許請求の範囲第８乃至７項中のいず
れか一項記載の電気回路用部品相互接続リスト発生装置
。 ９、 前記出力手段が視覚化出力手段である特許請求の
範囲第８乃至８項中のいずれか一項記載の電気回路用部
品相互接続リスト発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8329888 | 1983-11-09 | ||
| GB838329888A GB8329888D0 (en) | 1983-11-09 | 1983-11-09 | Generating component interconection lists |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196879A true JPS60196879A (ja) | 1985-10-05 |
Family
ID=10551495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59235321A Pending JPS60196879A (ja) | 1983-11-09 | 1984-11-09 | 電気回路用部品相互接続リスト発生方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4638442A (ja) |
| JP (1) | JPS60196879A (ja) |
| GB (2) | GB8329888D0 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156435A (ja) * | 1984-07-25 | 1986-03-22 | Fujitsu Ltd | 半導体集積回路装置に於ける配線長予測方法 |
| JPS62159278A (ja) * | 1986-01-08 | 1987-07-15 | Hitachi Ltd | 自動論理設計システム |
| US4827427A (en) * | 1987-03-05 | 1989-05-02 | Hyduke Stanley M | Instantaneous incremental compiler for producing logic circuit designs |
| JP2535976B2 (ja) * | 1987-11-17 | 1996-09-18 | 株式会社日立製作所 | 形態接続構成自動作成システム |
| US4873647A (en) * | 1988-01-11 | 1989-10-10 | Minc Incorporated | Digital waveform analyzer |
| US4922432A (en) * | 1988-01-13 | 1990-05-01 | International Chip Corporation | Knowledge based method and apparatus for designing integrated circuits using functional specifications |
| US5721959A (en) * | 1988-07-01 | 1998-02-24 | Canon Kabushiki Kaisha | Information processing apparatus for pattern editing using logic relationship representative patterns |
| US5140526A (en) * | 1989-01-06 | 1992-08-18 | Minc Incorporated | Partitioning of Boolean logic equations into physical logic devices |
| US5187784A (en) * | 1989-01-13 | 1993-02-16 | Vlsi Technology, Inc. | Integrated circuit placement method using netlist and predetermined ordering constraints to produce a human readable integrated circuit schematic diagram |
| JPH02189477A (ja) * | 1989-01-19 | 1990-07-25 | Mitsubishi Electric Corp | 電子回路の測定仕様作成方法 |
| US5109479A (en) * | 1989-09-07 | 1992-04-28 | Amp-Akzo Corporation | Method of designing three dimensional electrical circuits |
| US5222210A (en) * | 1990-12-03 | 1993-06-22 | Motorola, Inc. | Method of displaying the state of an artificial neural network |
| US5262959A (en) * | 1990-12-07 | 1993-11-16 | Hewlett-Packard Co. | Representation and processing of hierarchical block designs |
| US5390283A (en) * | 1992-10-23 | 1995-02-14 | North American Philips Corporation | Method for optimizing the configuration of a pick and place machine |
| US5519630A (en) * | 1993-03-22 | 1996-05-21 | Matsushita Electric Industrial Co., Ltd. | LSI automated design system |
| US5563801A (en) * | 1993-10-06 | 1996-10-08 | Nsoft Systems, Inc. | Process independent design for gate array devices |
| EP0694858A2 (en) * | 1994-07-29 | 1996-01-31 | Hewlett-Packard Company | Method and apparatus for computer-aided design of different-sized RF modular hybrid circuits |
| US6178494B1 (en) * | 1996-09-23 | 2001-01-23 | Virtual Computer Corporation | Modular, hybrid processor and method for producing a modular, hybrid processor |
| US6083271A (en) * | 1998-05-05 | 2000-07-04 | Lsi Logic Corporation | Method and apparatus for specifying multiple power domains in electronic circuit designs |
| US6993740B1 (en) * | 2000-04-03 | 2006-01-31 | International Business Machines Corporation | Methods and arrangements for automatically interconnecting cores in systems-on-chip |
| US7437688B2 (en) * | 2001-12-27 | 2008-10-14 | Caterpillar Inc. | Element routing method and apparatus |
| JP2003249591A (ja) * | 2002-02-26 | 2003-09-05 | Nec Electronics Corp | エリアｉｏ型半導体装置の配線基板の設計方法 |
| JP2004287681A (ja) * | 2003-03-20 | 2004-10-14 | Hitachi Ltd | 配線設計支援システム、および、配線設計支援方法 |
| US7103434B2 (en) * | 2003-10-14 | 2006-09-05 | Chernyak Alex H | PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems |
| US7454550B2 (en) * | 2005-01-05 | 2008-11-18 | Xtremedata, Inc. | Systems and methods for providing co-processors to computing systems |
| US8438524B1 (en) | 2009-12-30 | 2013-05-07 | Cadence Design Systems, Inc. | Hierarchical editing of printed circuit board pin assignment |
| US8271933B1 (en) * | 2009-12-30 | 2012-09-18 | Cadence Design Systems, Inc. | Pin unspecific device planning for printed circuit board layout |
| US10402504B1 (en) | 2013-12-10 | 2019-09-03 | Enovation Controls, Llc | Time-saving and error-minimizing multiscopic hydraulic system design canvas |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3567914A (en) * | 1964-12-31 | 1971-03-02 | Sperry Rand Corp | Automated manufacturing system |
| BE789114A (fr) * | 1971-09-23 | 1973-03-22 | Int Standard Electric Corp | Perfectionnements aux methodes de conception assistee par ordinateur |
-
1983
- 1983-11-09 GB GB838329888A patent/GB8329888D0/en active Pending
-
1984
- 1984-11-02 GB GB08427810A patent/GB2149537B/en not_active Expired
- 1984-11-06 US US06/669,207 patent/US4638442A/en not_active Expired - Fee Related
- 1984-11-09 JP JP59235321A patent/JPS60196879A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2149537A (en) | 1985-06-12 |
| GB2149537B (en) | 1987-06-17 |
| US4638442A (en) | 1987-01-20 |
| GB8329888D0 (en) | 1983-12-14 |
| GB8427810D0 (en) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60196879A (ja) | 電気回路用部品相互接続リスト発生方法および装置 | |
| US5051938A (en) | Simulation of selected logic circuit designs | |
| US7444612B2 (en) | Apparatus, method and program for supporting designing of integrated circuit using a common format | |
| US6513143B1 (en) | Method for automaticallly remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches | |
| JP3027009B2 (ja) | 設計取り込みシステム | |
| US5995736A (en) | Method and system for automatically modelling registers for integrated circuit design | |
| US5384710A (en) | Circuit level netlist generation | |
| EP0126525A1 (en) | A method for manufacturing a gate array integrated circuit device | |
| US7185293B1 (en) | Universal hardware device and method and tools for use therewith | |
| US20060259891A1 (en) | System and method of generating an auto-wiring script | |
| JPS6076100A (ja) | メモリ・アレイ・テスタ・システム | |
| Padmanabhan et al. | Design Through Verilog HDL | |
| US20060041853A1 (en) | CAD apparatus, symbol creation device, CAD program storage medium and symbol creation program storage medium | |
| Nelson et al. | Using a Custom-Built HDL for Printed Circuit Board Design Capture. | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| EP0440553A2 (en) | Gate addressing system for logic simulation machine | |
| JP2000322463A (ja) | 回路シンボル自動生成システム | |
| Swanson | EXTENSIONS OF AHPL AND OPTIMIZATION OF THE AHPL COMPILER FOR MSI/LSI DESIGN. | |
| JP3696302B2 (ja) | テストベクトル生成方法及び生成装置 | |
| JPH0519824B2 (ja) | ||
| KR950033925A (ko) | 대규모 집적회로의 설계방법 | |
| JP3503962B2 (ja) | プログラム自動配置装置 | |
| JP3199036B2 (ja) | Ｉ／ｏ部分回路自動生成システム及びその方法ならびにｉ／ｏ部分回路自動生成プログラムを格納した記憶媒体 | |
| JPH087761B2 (ja) | 論理シミュレーションマシンのゲートアドレッシング方式 | |
| JPH0241570A (ja) | 電気回路図設計システム |