JPS60193373A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS60193373A JPS60193373A JP59050308A JP5030884A JPS60193373A JP S60193373 A JPS60193373 A JP S60193373A JP 59050308 A JP59050308 A JP 59050308A JP 5030884 A JP5030884 A JP 5030884A JP S60193373 A JPS60193373 A JP S60193373A
- Authority
- JP
- Japan
- Prior art keywords
- sense circuit
- circuits
- sides
- short
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000009825 accumulation Methods 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/10—Memory cells having a cross-point geometry
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、MO8型ダイナミック几AMK関するもの
である。
である。
現在MO8型タイナミツクルAMに用いられているメモ
リセルとして第1図に示すものがある。
リセルとして第1図に示すものがある。
この図において、WLはワード&t、OLはデータ線、
Q?はスイッチングトランジスタ、C,は蓄積W量で、
スイッチングトランジスタQ?と蓄積電it Cmで1
つのメモリセルMCを構成する。蓄積容量C,の一方の
電接はスイッチングトランジスタQ、のドレインに接続
され、他方の電極にはプレート電位V、。が印加されて
いる。
Q?はスイッチングトランジスタ、C,は蓄積W量で、
スイッチングトランジスタQ?と蓄積電it Cmで1
つのメモリセルMCを構成する。蓄積容量C,の一方の
電接はスイッチングトランジスタQ、のドレインに接続
され、他方の電極にはプレート電位V、。が印加されて
いる。
プレート電位VSOはすべてのセルに共通に印加される
が、従来、プレート電位V、。の給電方法とし″′C第
2図に示すものがあった。この図において、CPはセル
プレート、SAはセンス回路、DLおよび百ではセンス
回路SAに接続される一対のデータ線である。
が、従来、プレート電位V、。の給電方法とし″′C第
2図に示すものがあった。この図において、CPはセル
プレート、SAはセンス回路、DLおよび百ではセンス
回路SAに接続される一対のデータ線である。
セルプレートCPの周辺からプレート電位VIIGを印
加することKよって、丁べ【の蓄積容量C8の一方の型
棒にプレート電位v8゜を印加する。
加することKよって、丁べ【の蓄積容量C8の一方の型
棒にプレート電位v8゜を印加する。
従来の半導体装置は以上のように構成されているので、
メモリセルMCK対する読み出しおよび書き込みにおけ
る雑音などにより、センス回路SAの両側におけるプレ
ート電位に差異が生じ、センス回路の動作余裕度を狭く
してしまうなどの欠点があった。
メモリセルMCK対する読み出しおよび書き込みにおけ
る雑音などにより、センス回路SAの両側におけるプレ
ート電位に差異が生じ、センス回路の動作余裕度を狭く
してしまうなどの欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、センス回路列内でセルプレート
間を短絡することにより、センス回路両側のプレート電
位を等しくし、センス回路の動作余裕度の大きな半導体
記憶装置を提供するものである。
ためになされたもので、センス回路列内でセルプレート
間を短絡することにより、センス回路両側のプレート電
位を等しくし、センス回路の動作余裕度の大きな半導体
記憶装置を提供するものである。
第3図はこの発明の一実施例を示すもので、センス回路
SAの両側のセルブレー)CP間を短絡線SLによって
、センス回路列内で短絡したものである。
SAの両側のセルブレー)CP間を短絡線SLによって
、センス回路列内で短絡したものである。
このように構成したことにより、センス回路SAの両側
でのプレート+4位が等しくなる。
でのプレート+4位が等しくなる。
以上説明したように、この発明はセンス回路両側の蓄積
電極をセンス回路列内で短絡したので、センス回路の画
一でのプレート電位の差をなくすことができ、センス回
路の動作余裕度を大きくする効果がある。
電極をセンス回路列内で短絡したので、センス回路の画
一でのプレート電位の差をなくすことができ、センス回
路の動作余裕度を大きくする効果がある。
第1図は現在一般に用いられているメモリセルの回路図
、第2図は従来の半導体記憶装置のプレート電位の給電
方法を7r、すフロック図、第3図はこの発明の一実施
例を示すブロック図である。 図中、MCはメモリセル、Csは1f績荏量、vgaは
プレート電位、SAはセンス回路、CPはセルプレート
である。 なお、図中の同一符号は同一または相当部分を示す◎ 代理人 大岩項線 (外2名) 第1図 第2図 第3図 第1頁の続き @発明者 宮 本 博 司 伊丹市瑞原4丁[アイ研究
所内 0発 明 者 有 本 和 民 伊丹市瑞原4丁目アイ
研究所内
、第2図は従来の半導体記憶装置のプレート電位の給電
方法を7r、すフロック図、第3図はこの発明の一実施
例を示すブロック図である。 図中、MCはメモリセル、Csは1f績荏量、vgaは
プレート電位、SAはセンス回路、CPはセルプレート
である。 なお、図中の同一符号は同一または相当部分を示す◎ 代理人 大岩項線 (外2名) 第1図 第2図 第3図 第1頁の続き @発明者 宮 本 博 司 伊丹市瑞原4丁[アイ研究
所内 0発 明 者 有 本 和 民 伊丹市瑞原4丁目アイ
研究所内
Claims (1)
- 情報を蓄える蓄積容量を有するメモリセルと、このメモ
リセルの情報を増幅するセンス回路とを備え、前i16
蓄績谷輩の蓄積II!極が前記センス回路列の両側に配
置されている半導体記憶装置において、前記両開に配置
されている蓄積電槽を前記センス回路列内でそれぞれ短
絡したことを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59050308A JPS60193373A (ja) | 1984-03-14 | 1984-03-14 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59050308A JPS60193373A (ja) | 1984-03-14 | 1984-03-14 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60193373A true JPS60193373A (ja) | 1985-10-01 |
Family
ID=12855262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59050308A Pending JPS60193373A (ja) | 1984-03-14 | 1984-03-14 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60193373A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4917030B2 (ja) * | 2005-04-13 | 2012-04-18 | 三菱電機株式会社 | エレベータ装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842952B2 (ja) * | 1977-12-08 | 1983-09-22 | 株式会社千野製作所 | ソフトスタ−ト回路 |
JPS592365A (ja) * | 1982-06-28 | 1984-01-07 | Fujitsu Ltd | ダイナミツク型半導体記憶装置 |
-
1984
- 1984-03-14 JP JP59050308A patent/JPS60193373A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842952B2 (ja) * | 1977-12-08 | 1983-09-22 | 株式会社千野製作所 | ソフトスタ−ト回路 |
JPS592365A (ja) * | 1982-06-28 | 1984-01-07 | Fujitsu Ltd | ダイナミツク型半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4917030B2 (ja) * | 2005-04-13 | 2012-04-18 | 三菱電機株式会社 | エレベータ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900006976A (ko) | 반도체 메모리 | |
JPS5992499A (ja) | ダイナミック・ランダム・アクセス・メモリの製造方法 | |
JP2630059B2 (ja) | 半導体メモリ装置 | |
US4535423A (en) | Semiconductor memory device | |
JP2762971B2 (ja) | 半導体記憶装置及びデータのアクセス方法 | |
US4443868A (en) | Semiconductor memory device | |
JPS6085492A (ja) | ダイナミツクメモリ装置 | |
JPS60193373A (ja) | 半導体記憶装置 | |
JPS58158096A (ja) | ダイナミツクランダムアクセスメモリ用の検知・回復回路 | |
JPS5813519Y2 (ja) | 半導体記憶装置 | |
JPS6260191A (ja) | 半導体メモリセル | |
JP3208626B2 (ja) | 半導体記憶装置 | |
JP2716251B2 (ja) | 半導体メモリ | |
JPS63292490A (ja) | 半導体記憶装置 | |
JP4065361B2 (ja) | 複数のメモリセルを有するメモリ装置 | |
JP2854166B2 (ja) | 強誘電体メモリ | |
JPS63257991A (ja) | 半導体記憶装置 | |
JPH02189791A (ja) | 半導体メモリ | |
JPH06215562A (ja) | 半導体記憶装置 | |
JPS62154293A (ja) | 半導体記憶装置 | |
JPH037961Y2 (ja) | ||
JP2648018B2 (ja) | ダイナミック型ランダムアクセスメモリ装置 | |
GB1269454A (en) | Storage element for the storage of information by electrolytic means | |
JPH0529898Y2 (ja) | ||
JP2679718B2 (ja) | フローティングゲート型電界効果トランジスタを使用したメモリ回路 |